아테리스(Arteris)는 AMD가 차세대 AI 칩렛 설계에 자사의 FlexGen NoC(Network-on-Chip) 상호 연결 IP를 채택했다고 5일 밝혔다. 이에 따라 아테리스의 라이선스된 스마트 NoC IP 기술인 FlexGen은 데이터 센터에서 에지 및 시스템 기기에 이르는 다양한 포트폴리오 전반에 걸쳐 AI를 구동하는 AMD 칩렛에 고성능 데이터 전송 기능을 제공하게 된다. 아테리스의 FlexGen NoC IP와 AMD Infinity Fabric의 전략적인 상호 조합 및 상호 운용성은 최신 전자 시스템에서 요구되는 사항을 효율적으로 충족하기 위해 고도로 전문화된 다중의 상호 연결성 문제 뿐 아니라 NoC가 필요한 최신 SoC 및 칩렛 기반 아키텍처의 복잡성 증가를 해결하게 됐다. K. 찰스 야낙 아테리스 사장 겸 최고경영자(CEO)는 “고성능 컴퓨팅 분야에서의 혁신 기술로 전 세계적인 인정을 받는 AMD와 협력 관계를 확대하게 되어 기쁘다”며 “데이터 전송을 위해 각각 5개에서 20개의 상호 연결 네트워크를 갖춘 최신 칩렛에서 FlexGen NoC IP는 AMD의 Infinity Fabric과 함께 작동한다”고 설명했다. 그는 이어 “이를 통해
아테리스(Arteris)가 SoC 설계에서 AI 및 ML 컴퓨팅의 더 빠른 개발을 위해 타일링 기능과 확장된 메시 토폴로지 지원을 갖춘 NoC(Network-on-Chip) IP 제품의 신규 기능을 16일 발표했다. 이 새로운 기능을 통해 설계 팀은 프로젝트 일정과 전력, 성능 및 영역(PPA) 목표를 충족하면서 컴퓨팅 성능을 10배 이상 확장할 수 있게 됐다고 아테리스는 강조했다. 네트워크 온 칩 타일링은 SoC 설계의 새로운 트렌드다. 혁신적인 접근 방식은 검증된 강력한 네트워크 온 칩 IP를 사용해 확장을 용이하게 하고 설계 시간을 단축시키며 테스트 속도를 높일 뿐 아니라 설계 위험을 줄여준다. 이를 통해 SoC 아키텍트는 칩 전체에 소프트 타일을 복제해 확장 가능한 모듈식 설계를 만들 수 있다. 각 소프트 타일은 독립적인 기능 단위를 나타내므로 더 빠른 통합, 검증 및 최적화가 가능해진다. 아테리스의 주력 NoC IP 제품인 FlexNoC와 Ncore의 메시 토폴로지와 결합된 타일링은 대부분의 SoC에 AI 컴퓨팅이 점점 더 많이 포함됨에 따라 점차 혁신되고 있다. AI로 가동되는 시스템들은 점점 더 규모가 커지고 복잡해지지만 전체 SoC 설계를 중단
아테리스(Arteris)는 요아킴 쿤켈 이사가 이사회에 합류한다고 19일 발표했다. 쿤켈 이사는 최근 시놉시스의 지적 재산권(IP) 사업부 총괄 책임자로 재직하면서 IP 매출을 15억 달러 이상으로 성장시켜 업계 2위의 큰 반도체 IP 회사로 만들었다. 시놉시스에서 30년의 경험을 쌓은 쿤켈 이사는 그동안 쌓아온 풍부한 지식과 리더쉽을 아테리스에서 발휘하게 된다. 쿤켈 이사는 시놉시스에 합류하기 전에 CADIS GmbH를 공동 설립하고 전무 이사로 재직하는 동안 엔지니어링, 영업, 마케팅에 모두 관여하면서 사업의 초기 성공에 중추적인 역할을 한 바 있다. Aachen University of Technology에서 전기 공학 석사 학위를 수여한 쿤켈 이사는 그동안 디지털 신호 처리를 위한 시스템 레벨 시뮬레이션 기술에 대한 연구에 주력해왔다. 쿤켈 이사는 “아테리스 이사회에 합류해 시스템 IP 분야에서 회사의 지속적인 성장과 혁신적인 리더십에 기여하게 된 것을 영광으로 생각한다”며 “AI가 SoC 설계의 복잡성을 주도하면서 시스템 IP가 제품 성능과 빠른 혁신 주기에 필요한 기술로 자리매김하는 이 시점에 아테리스에 합류하게 돼 기쁘다”고 말했다. 이어 “아테
최소한의 전력 소비함으로써 개선된 에너지 효율 제공할 예정 아테리스(Arteris)는 오늘 리벨리온이 차세대 AI 하드웨어 가속기 신경망 처리 장치(NPU)에 자사의 FlexNoC 인터커넥트 IP와 Magillem Connectivity 및 Magillem Registers를 채택했다고 발표했다. 리벨리온의 AI 기술과 아테리스의 시스템 IP 결합은 개선된 에너지 효율을 제공할 것으로 보인다. 아테리스는 리벨리온의 AI 칩을 채용한 기업이 저비용의 AI 관련 제품을 손쉽게 대량 생산하게 될 것이라고 기대했다. 리벨리온의 AI 반도체는 데이터를 최소한의 전력 소비로 대량 실행시킨다. 이 제품은 생성형 AI 및 대규모 언어 모델(LLM)의 지연 시간이 중요한 AI 추론 애플리케이션 요구 사항을 해결해 금융 및 클라우드 컴퓨팅 산업을 지원한다. 리벨리온은 이를 바탕으로 삼성과 함께 차세대 칩을 개발 중이다. 박성현 리벨리온 대표는 "당사는 제품 성능을 최적화하고 지연 시간을 최소화하면서도 AI 가속기의 생성 및 제공을 가속화하기 위해 아테리스의 인터커넥트 IP 기술과 SoC 집적 소프트웨어를 선택했다"며 "아테리스의 FlexNoC 인터커넥트 IP 및 Magille
아테리스는 차세대 인터커넥트 타이밍 자동화 솔루션인 ‘PIANO 2.0 타이밍 클로저 패키지(Timing Closer Package)’를 발표했다. PIANO 2.0은 FlexNoC PhysicalTM 패키지 사용 고객들을 위해 캐시 코히어런트 및 비(非)코히어런트 서브시스템에 모두 자동화된 인터커넥트 타이밍 클로저를 제공한다. 초미세 반도체 공정 기술과 핀펫(FinFET) 트랜지스터 사용이 증가하면서, 온칩 인터커넥트는 타이밍 클로저 이슈에서 중요한 원인이 되고 있다. 이러한 이슈들은 대부분 설계 공정의 후반부에 발견되므로 개발 일정에 차질을 초래하거나 제품 출시를 지연시킨다. 현재 설계팀들은 ECO(Engineering Change Order) 공정을 통해 칩 넷리스트에 파이프라인 단을 수동으로 삽입함으로써 이러한 문제를 처리하고 있다. PIANO 2.0은 SoC 설계 플로 초반부터 작동하는 기술을 이용해 백엔드 타이밍 문제를 해결하므로 일정 지연의 위험을 줄여준다. 이 기술은 아테리스의 FlexNoC 및 Ncore 인터커넥트 제품을 사용하는 고객들에게 물리적 인터커넥트 거리 개념을 알려준다. 우선, PIANO는 개별 인터커넥트 링크
상호명(명칭) : (주)첨단 | 등록번호 : 서울,자00420 | 등록일자 : 2013년05월15일 | 제호 :헬로티(helloT) | 발행인 : 이종춘 | 편집인 : 김진희 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2012년 4월1일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 | 사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c) HelloT all right reserved
UPDATE: 2026년 03월 29일 07시 01분
