아테리스(Arteris)가 SoC 설계에서 AI 및 ML 컴퓨팅의 더 빠른 개발을 위해 타일링 기능과 확장된 메시 토폴로지 지원을 갖춘 NoC(Network-on-Chip) IP 제품의 신규 기능을 16일 발표했다.
이 새로운 기능을 통해 설계 팀은 프로젝트 일정과 전력, 성능 및 영역(PPA) 목표를 충족하면서 컴퓨팅 성능을 10배 이상 확장할 수 있게 됐다고 아테리스는 강조했다.
네트워크 온 칩 타일링은 SoC 설계의 새로운 트렌드다. 혁신적인 접근 방식은 검증된 강력한 네트워크 온 칩 IP를 사용해 확장을 용이하게 하고 설계 시간을 단축시키며 테스트 속도를 높일 뿐 아니라 설계 위험을 줄여준다. 이를 통해 SoC 아키텍트는 칩 전체에 소프트 타일을 복제해 확장 가능한 모듈식 설계를 만들 수 있다. 각 소프트 타일은 독립적인 기능 단위를 나타내므로 더 빠른 통합, 검증 및 최적화가 가능해진다.
아테리스의 주력 NoC IP 제품인 FlexNoC와 Ncore의 메시 토폴로지와 결합된 타일링은 대부분의 SoC에 AI 컴퓨팅이 점점 더 많이 포함됨에 따라 점차 혁신되고 있다. AI로 가동되는 시스템들은 점점 더 규모가 커지고 복잡해지지만 전체 SoC 설계를 중단하지 않고 소프트 타일을 추가해 빠르게 확장할 수 있다.
바둑판식 배열과 메시 토폴로지의 조합은 수동식의 비바둑판식 설계에 비해 XPU(보조 처리 장치) 하위 시스템 설계 시간과 전체 SoC 연결 실행 시간을 최대 50%까지 줄여준다.
NoC 타일링의 첫 번째 반복은 네트워크 인터페이스 소자(NIU)를 반복 가능한 모듈식 블록으로 구성해 SoC 설계의 확장성, 효율성 및 신뢰성을 향상시킨다. 이러한 SoC 설계는 비전, ML 모델, 딥 러닝, 대규모 언어 모델(LLM)을 포함한 자연어 처리(NLP) 및 생성형 AI용을 위해 빠르게 성장하는 정교한 AI 워크로드를 지원하는 AI 컴퓨팅의 대형화, 첨단화를 가능하게 해준다.
K. 찰스 야낙 아테리스 사장 겸 최고경영자는 “지속적으로 혁신을 계속하고 있는 아테리스의 대형 메시 토폴로지 지원을 기반으로 하는 혁신적인 NoC 소프트 타일링 기능은 SoC 설계 기술의 발전”이라며 ”이미 최첨단 AI 기반 SoC를 구축하고 있는 당사의 고객들은 프로젝트 일정과 PPA 목표를 준수하면서 훨씬 더 크고 복잡한 AI 시스템의 개발을 더 효율적으로 가속화할 수 있게 됐다”고 전했다.
헬로티 이창현 기자 |
