ACM 리서치는 팬아웃 패널 레벨 패키징(FOPLP) 애플리케이션을 위한 울트라(Ultra) C bev-p 패널 베벨 에칭 장비를 출시한다고 11일 밝혔다. 새로운 장비는 구리 관련 공정의 베벨 에칭 및 세정용으로 특별히 설계된 것으로, 단일 시스템 내에서 패널 베벨 에칭의 앞면과 뒷면을 모두 처리할 수 있어 공정 효율성과 제품 신뢰성을 향상시킨다. ACM의 사장 겸 CEO인 데이비드 왕 박사는 “FOPLP는 최신 전자 애플리케이션의 변화하는 요구 사항을 충족하고 집적도, 비용 효율성 및 설계 유연성 면에서 이점을 제공하기 때문에 향후 크게 각광을 받을 것”이라며 “우리는 새로운 울트라 C bev-p 장비가 수평 패널 애플리케이션에 양면 베벨 에칭을 사용하는 최초의 장비들 중 하나라고 생각한다”고 말했다. 이어 “울트라 C bev-p는 수평 패널 전기화학 도금용 울트라 ECP ap-p 및 울트라 C vac-p 플럭스 세정 장비와 함께 고정밀 기능을 통해 대형 패널 상에서 첨단 패키징을 가능하게 해 FOPLP 시장을 강화할 것으로 기대한다”고 강조했다. 울트라 C bev-p 장비는 FOPLP 공정의 핵심 요소다. 베벨 에칭 및 구리 잔류물 제거를 위해 특별히
PI 사용하지 않음으로써 공정 단순화, 생산성 개선, 제품 신뢰도 향상돼 네패스라웨가 600mm FOPLP(Fan-out Panel Level Package)에 이어 첨단 패키지 기술 혁신을 이어가고 있다. 네패스라웨는 팬아웃 공정의 필수 재료인 고가의 폴리이미드(PI)를 사용하지 않고 몰딩 공법만으로 FOPLP를 구현했다고 밝혔다. 데카테크놀로지의 M-SeriesTM를 기반한 이 기술은 네패스라웨가 세계 최초로 상용화했으며, 미국 아날로그 및 차량용 반도체 전문 기업에 제품 공급을 개시한다. 해당 기술은 PI를 쓰지 않아 공정이 단순화하고 생산성이 좋아질 뿐 아니라 제품 신뢰성도 향상시킬 수 있어 QFN과 같은 기존 컨벤셔널 몰딩 패키지의 영역을 광범위하게 대체할 것으로 기대된다. 특히 다양한 제품을 수시로 변경하고 개발해야하는 아날로그 반도체 제조사들은 PCB 및 리드 프레임 등의 재료 수급 리스크를 줄인다. 기존 반도체 규격을 유지하며 팬아웃 공정으로 전환이 가능해 고객의 신규 인증 부담을 낮추는 것 역시 강점이다. 특히, 차량용 마이크로컨트롤러유닛 (MCU)와 같이 생산량이 많고 전방 고객 인증이 까다로운 제품에 적용 시 제조 및 품질 관리의 이점을
헬로티 서재창 기자 | 네패스라웨가 차세대 패키징 공정인 FOPLP의 본격 양산에 돌입하면서 내년 생산 능력을 두 배 이상 확대할 것이라고 밝혔다. 네패스라웨는 지난 7일 문승욱 산업통상자원부 장관, 이시종 충북도지사, 고객사 및 협력사 대표 등이 참석한 가운데 청안캠퍼스 PLP라인의 준공식을 개최했다. 네패스라웨는 FOPLP 라인이 지난 3분기 고객 인증을 마치고 안정 수율을 확보해 본격 양산에 진입했으며, 강력한 고객 디멘드에 따라 내년도 생산 능력을 두 배 이상 확대할 계획이라고 밝혔다. 네패스는 2022년 9월까지 1200억 원 규모의 FOPLP 증설을 위한 투자를 완료할 것이라고 공시한 바 있다. 금번 준공식을 진행한 PLP팹은 축구장 25개에 달하는 18만6000㎡(5만6000평) 청안캠퍼스 대지 위에 첫번째로 건설된 팹이며, 건축연면적 3만4000㎡(1만400평)로 조성됐다. 이는 600mm PLP 기준 연간 최대 9만6000장 이상 생산하는 수준이다. 정칠희 네패스 반도체 총괄 회장은 "FOPLP 생산 시스템의 세계 표준을 제시한 네패스라웨가 한국의 새로운 후공정 생태계를 구축하는데 디딤돌 역할을 할 것"이라고 전했다. 본 차세대 패키징 라인을