수율 최적화 진행해 양산 시 최대 94% 수율 달성 목표로 삼아 딥엑스가 창사 이래 최초로 올해 말 삼성 5나노 공정을 통해 양산 웨이퍼를 공급받을 예정이다. 딥엑스는 올해 MPW로 생산된 샘플 칩을 기반으로 선행 양산 테스트와 신뢰성 검증을 진행해 87%의 수율을 기록한 바 있으며, 이를 바탕으로 수율 최적화를 진행해 양산 시 91~94% 수율 달성을 목표로 하고 있다. 반도체의 양산 수율은 공정 기술과 설계 기술에 의해 결정된다. 딥엑스는 세계 최고 수준의 원천 기술을 보유한 것은 물론, 글로벌 선진 기업 수준의 수율 극대화를 위해 첨단 설계 기술 내재화에 힘써왔다. 딥엑스는 공정 파라미터 최적화를 통해 90% 이상의 수율 달성도 가능할 것으로 기대하며, 이를 통해 제품의 높은 가격 경쟁력까지 확보할 수 있을 것으로 보고 있다. 또한, 딥엑스는 ‘SLT(System-Level Test)’라 불리는 양산 테스트도 준비 중이다. SLT는 응용 시스템에 연결해 반도체의 전체 기능을 검증하는 방식으로, 일반적으로 오토모티브 제품처럼 고신뢰성이 요구되는 경우에만 적용된다. 하지만 딥엑스는 AI 반도체가 주로 무인화 및 자동화 기기에 사용되는 만큼 제조 비용이 상승
헬로티 조상록 기자 | 삼성전자가 최신 5나노(nm) 공정 기반의 웨어러블 기기용 프로세서 ‘엑시노스 W920’을 출시했다. ‘엑시노스 W920’은 웨어러블 기기용 프로세서로는 처음으로 최신 EUV 공정이 적용됐고, 최신 설계 기술까지 더해 기존 제품에 비해 성능과 전력효율이 크게 향상됐다. … 또한 FO-PLP(Fan Out Panel Level Package)와 SIP-ePOP(System In Package-embedded Package On Package) 기술을 적용해, 프로세서와 함께 PMIC, 모바일 D램(LPDDR4X), eMMC(모바일 기기에 내장하는 데이터 저장용 메모리 반도체) 메모리를 웨어러블 기기에 최적화된 초소형 패키지에 구현했다. FO-PLP는 PCB기판 대신 미세 재배선 기술을 접목해 재배선층을 활용함으로써 소형 form factor를 구현, 방열과 전기적 특성을 개선한 첨단 패키지 기술이다. SIP-ePOP는 AP, DRAM, 낸드 플래시에 더해 PMIC(전력관리반도체)까지 하나의 패키지에 담는 첨단 패키지 기술이다. 삼성전자는 엑시노스 W920에 ‘Arm’의 저전력 ‘코어텍스(Cortex) A55’ CPU 코어와 ‘말리(Mal
상호명(명칭) : (주)첨단 | 등록번호 : 서울,자00420 | 등록일자 : 2013년05월15일 | 제호 :헬로티(helloT) | 발행인 : 이종춘 | 편집인 : 김진희 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2012년 4월1일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 | 사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c) HelloT all right reserved
UPDATE: 2025년 05월 19일 13시 25분
