반도체 ST, 프랑스 투르에 차세대 PLP 라인 구축...칩 제조 혁신 가속

ST마이크로일렉트로닉스는 프랑스 투르(Tours) 사업장에 차세대 패널 레벨 패키징(PLP: Panel-Level Packaging) 기술 개발을 위한 새로운 파일럿 라인을 구축한다고 30일 밝혔다. 해당 라인은 2026년 3분기 가동을 목표로 하고 있으며, 총 6000만 달러 이상의 자본 투자가 투입될 예정이다. PLP는 반도체 칩 제조 공정의 효율성과 경제성을 동시에 높이는 첨단 패키징 기술이다. 기존의 원형 웨이퍼 대신 대형 직사각형 패널을 사용함으로써 생산 효율을 극대화하고, 제조 단가를 낮추는 것이 특징이다. 이 기술은 전자기기의 소형화, 고성능화, 비용 효율성을 향상시키는 핵심 공정으로, 대량 생산에 최적화된 자동화 패키징 및 테스트 솔루션으로 평가받고 있다. ST는 현재 말레이시아에서 운영 중인 1세대 PLP 라인과 글로벌 연구개발(R&D) 네트워크를 기반으로 차세대 PLP 기술 개발을 추진 중이다. 이번 투르 파일럿 라인은 ST의 기존 기술력과 인프라를 확장해 자동차, 산업용, 컨슈머 전자 등 다양한 제품군에 PLP 적용을 확대하는 전략적 거점으로 활용될 예정이다. 파비오 구알란드리스 ST 품질·제조·기술 부문 사장은 “투르 사업장의 P

• 이창현 기자
• 2025-10-30 11:26