ST마이크로일렉트로닉스는 프랑스 투르(Tours) 사업장에 차세대 패널 레벨 패키징(PLP: Panel-Level Packaging) 기술 개발을 위한 새로운 파일럿 라인을 구축한다고 30일 밝혔다. 해당 라인은 2026년 3분기 가동을 목표로 하고 있으며, 총 6000만 달러 이상의 자본 투자가 투입될 예정이다.
PLP는 반도체 칩 제조 공정의 효율성과 경제성을 동시에 높이는 첨단 패키징 기술이다. 기존의 원형 웨이퍼 대신 대형 직사각형 패널을 사용함으로써 생산 효율을 극대화하고, 제조 단가를 낮추는 것이 특징이다. 이 기술은 전자기기의 소형화, 고성능화, 비용 효율성을 향상시키는 핵심 공정으로, 대량 생산에 최적화된 자동화 패키징 및 테스트 솔루션으로 평가받고 있다.
ST는 현재 말레이시아에서 운영 중인 1세대 PLP 라인과 글로벌 연구개발(R&D) 네트워크를 기반으로 차세대 PLP 기술 개발을 추진 중이다. 이번 투르 파일럿 라인은 ST의 기존 기술력과 인프라를 확장해 자동차, 산업용, 컨슈머 전자 등 다양한 제품군에 PLP 적용을 확대하는 전략적 거점으로 활용될 예정이다.
파비오 구알란드리스 ST 품질·제조·기술 부문 사장은 “투르 사업장의 PLP 역량 개발은 ST의 칩 패키징과 테스트 기술을 한 단계 끌어올리는 혁신적인 시도”라며 “RF, 아날로그, 전력, 마이크로컨트롤러 등 광범위한 제품 포트폴리오 전반에 걸쳐 효율성과 유연성을 강화할 것”이라고 말했다.
그는 이어 “이번 프로그램에는 제조 자동화, 공정 엔지니어링, 데이터 과학, 기술 및 제품 연구개발 등 다양한 분야의 전문가들이 참여하고 있다”며 “이 프로젝트는 ST의 전략적 추진 과제인 ‘이종 집적화(Heterogeneous Integration)’ 중심의 새로운 칩 통합 기술 개발의 핵심”이라고 설명했다.
ST는 이미 몰타(Malta) 공장에서 고성능 칩 패키징 및 테스트 역량을 입증했으며, 이번 투르 파일럿 라인을 통해 유럽 내 첨단 제조 인프라를 강화한다는 방침이다. 이를 통해 프랑스와 이탈리아 등 유럽 주요 사업장 간의 협력 체계를 확립하고 지역 내 반도체 생산 및 기술 자립 역량을 한층 높일 계획이다.
또한 투르 사업장은 CERTEM R&D 센터 등 현지 연구개발 생태계와의 협력을 통해 시너지 효과를 창출할 것으로 기대된다. 이번 투자는 ST의 제조 거점 재편을 위한 전사적 프로그램의 일환으로 장기적인 글로벌 경쟁력 강화를 위한 핵심 프로젝트로 추진된다.
헬로티 이창현 기자 |
