광주과학기술원(GIST)은 전기전자컴퓨터공학과 홍성민 교수 연구팀이 반도체 소자 시뮬레이션의 계산 효율을 혁신적으로 개선해, 기존 대비 최대 100배 빠른 속도로 차세대 소자의 성능을 예측할 수 있는 새로운 알고리즘을 개발했다고 밝혔다. 이번 성과는 반도체 소자 연구개발(R&D) 과정에서 가장 큰 걸림돌로 꼽히던 ‘장시간 시뮬레이션’ 문제를 근본적으로 해결했다는 점에서 의미가 크다. 반도체 소자 시뮬레이션(Semiconductor Device Simulation)은 반도체의 전기적·물리적 동작을 가상 환경에서 수치적으로 재현하고 분석하는 기술이다. 전류의 흐름, 전계 분포, 발열 특성 등 소자의 거동을 실제 제작 이전에 예측할 수 있어 성능 최적화와 설계 효율성을 높이는 핵심 도구로, TCAD(Technology Computer-Aided Design) 분야에서 폭넓게 활용된다. 차세대 반도체 소자의 성능을 사전에 예측하고 최적화하기 위해 필수적인 TCAD 시뮬레이션은 반도체 내부에서 전자와 정공의 이동, 전기장 분포 등을 물리 법칙에 따라 계산해 전기적 특성을 정밀하게 예측한다. 그러나 게이트올어라운드(GAA) 구조나 보완형 트랜지스터(CFET) 등
케이던스 디자인 시스템즈(이하 케이던스)는 삼성의 최첨단 게이트올어라운드(GAA, Gate All Around) 노드를 비롯해 AI 및 3D-IC 반도체 설계 가속화를 위한 기술 개발에 삼성 파운드리와 광범위한 협력을 한다고 밝혔다. 케이던스는 삼성과의 지속적인 협력으로 AI, 자동차, 항공우주, HPC 및 모바일 등 복잡한 애플리케이션 시스템 및 반도체 발전에 기여하고 있다. 양사는 긴밀한 협력을 통해 다양한 성과를 달성했다. 케이던스는 삼성 파운드리와의 긴밀한 협력을 통해 Cadence Cerebrus Intelligent Chip Explorer와 자사의 AI 설계 기술 공동 최적화(DTCO)를 수행함으로써 SF2 GAA 플랫폼의 누설 전력을 최소화했다. 최고 성능 기준의 전력 공급과 비교했을 때 케이던스 AI는 10% 이상 누설 전력을 감소시켰다. 이러한 지속적인 협력의 일환으로 상호협력 관계의 두 기업은 케이던스 AI를 SF2 설계에 사용하는 등 테스트 칩 개발에 적극적으로 참여하고 있다. 케이던스와 삼성 파운드리의 광범위한 협력으로, 케이던스는 삼성의 SF2 BSPDN에 대한 구현 플로우 인증을 취득하며, 첨단 설계 개발을 가속화했다. RTL 합성
상호명(명칭) : (주)첨단 | 등록번호 : 서울,자00420 | 등록일자 : 2013년05월15일 | 제호 :헬로티(helloT) | 발행인 : 이종춘 | 편집인 : 김진희 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2012년 4월1일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 | 사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c) HelloT all right reserved
UPDATE: 2025년 10월 16일 19시 04분
