일반뉴스 KAIST·삼성전자, 시스템반도체 칩 공정 지원 협약

한국과학기술원(KAIST)은 23일 오후 KAIST 반도체설계교육센터 동탄교육장에서 삼성전자와 130㎚(나노미터·10억분의 1ｍ) 복합고전압소자(BCDMOS) 시스템반도체 칩 공정 지원을 위한 협약을 체결한다고 밝혔다. 삼성전자는 2021년부터 KAIST 반도체설계교육센터와 함께 반도체 설계 전문 인재 양성을 목표로 28㎚ 로직(28㎚ 이상의 연산이 가능한 반도체) 공정 칩 제작 기회를 지원하고 있다. BCDMOS 공정은 아날로그 회로와 로직 회로, 고전압 소자가 하나의 칩에서 구현되는 공정 기술로, 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합하다. 하반기부터 130㎚ BCDMOS 8인치 공정을 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 박인철 KAIST 반도체설계교육센터 소장은 “대학원생들이 이론으로 설계한 도면을 실제 웨이퍼(기판)에 구현하는 칩 제작 과정을 통해 설계의 정확성을 검증할 수 있지만, 비용이 많이 들어 외부 지원 없이는 어려웠다”며 “이번 삼성전자의 공정 지원은 해당 분야의 연구 성과 향상에 크게 기여할 것”이라고 말했다. 협약식에는 박인철 소장과 박상훈 삼성전자 상무 등이 참여하며, 하반기 13

• 이창현 기자
• 2024-07-23 10:25