‘포스트 실리콘’ 반도체 소재로 꼽히는 2차원 반도체 소재 상용화의 최대 난제였던 접촉 저항 문제를 해결할 결정적 단서가 나왔다. 국내 연구진이 접촉 저항을 유발하는 에너지 장벽의 이론 예측값과 실제 실험값이 불일치하는 원인을 찾아낸 것이다. 정확한 반도체 성능 예측이 가능해져 2차원 소재를 이용한 초나노 반도체 칩 개발에 속도가 붙을 전망이다. UNIST 반도체소재·부품대학원 정창욱·권순용 교수팀은 2차원 반도체 소재와 바일 금속이라는 준금속이 맞닿을 때 생기는 이론적 에너지 장벽이 실험 결과와 일치하지 않는 원인을 밝혀내고, 이를 설명하는 새로운 예측 공식을 제시했다고 19일 밝혔다. 반도체 업계는 수 나노미터 이하의 초미세 공정 칩을 만들기 위해 실리콘 대신 원자 수 겹 두께의 2차원 반도체 소재에 주목해왔다. 하지만 이 2차원 소재를 기존에 쓰던 금속 전극에 연결하면 전자가 잘 흐르지 못하는 접촉 저항이 심각해진다. 전자가 금속에서 반도체 소재로 갈 때 넘어야만 하는 에너지 장벽이 높기 때문이다. 바일 준금속은 실험적으로는 이러한 장벽을 낮추는 대안 소재로 알려져 있다. 문제는 신뢰성이다. 기존 이론 계산에 따르면 오히려 에너지 장벽이 높게 예측되기
고성능 반도체 소자 미세화‧고집적화 탄력 기대 실리콘 아닌 다른 물질로 ‘더 싸고 작고 성능 좋은’ 반도체를 개발하는 ‘모어 무어(More Moore) 기술’에 탄력이 붙을 전망이다. 반도체 소자 속 반도체와 금속 사이를 ‘1나노미터(㎚, 10억 분의 1m)’ 이하로 줄이면서 고성능을 유지한 기술 덕분이다. UNIST 신소재공학과 권순용·이종훈 교수팀은 반도체 물질과 ‘초미세 금속 전극’이 0.7나노미터(원자 3개 크기)를 두고 수평으로 접합된 ‘고성능 초박막 반도체’ 소자를 원하는 형태로 합성하는 데에 성공했다. 반도체 칩의 성능을 높이려면 칩을 구성하는 개별 소자를 아주 작게 만들어야 하는데, 이를 해결하는 새로운 방법이 나온 것이다. 이를 통해 연구팀은 이번 성과가 ‘반도체 소자 미세화’를 앞당길 것으로 기대했다. 반도체 소자는 전자가 원하는 때에 특정한 위치와 방향으로 움직여야 제대로 작동한다. 그런데 칩 하나에 더 많은 소자를 넣으려 개별 소자를 작게 만들면, 전자가 원치 않는 위치로 흐르는 현상(터널링 효과)이 나타난다. 이 문제를 풀기 위해 매우 얇은 2차원 반도체 물질을 연구 중이지만, 그에 걸맞은 전극은 나오지 않았다. 권순용·이종훈 교수팀은