LDO 잡음을 상세히 검토한다
통신 채널이 복잡해지고 신뢰성이 증가함에 따라 이동통신 시스템에 대한 요구와 기대가 끊이지 않고 있다. 이러한 통신시스템은 고성능, 고속 클로킹, 데이터 컨버터 디바이스에 크게 의존한다. 이 디바이스의 성능은 시스템 전원 레일의 품질에 좌우되며, 클록이나 컨버터 IC는 오염된 전원 공급장치의 전력을 받을 경우 최고 성능을 달성할 수 없다. 여기서는 기본 LDO 토폴로지를 검토하여 잡음의 주요 원인을 알아낸 후, 그 입력 잡음을 최소화하는 방법에 대해 알아본다.
Masashi Nogawa Texas Instruments Incorporated
전원 공급장치의 품질을 나타내는 주요 파라미터는 잡음 출력인데, 이것은 보통 RMS 잡음 측정이나 스펙트럼 잡음 밀도에서 언급된다. 최저 RMS 잡음이나 최고 스펙트럼 특성의 경우, LDO(Low－Dropout Voltage Regulator)와 같은 리니어 전압 레귤레이터가 스위칭 레귤레이터보다 항상 유리하다. 이것은 잡음이 극히 중요한 애플리케이션에 전원 공급장치를 선택하도록 만든다.
LDO 토폴로지의 기본
단순한 리니어 전압 레귤레이터는 기본 제어 루프로 이루어져 있는데, 여기서는 일정한 전압을 제공하기 위해 입력전압, 온도, 부하 전류 등의 변화에 관계없이 네거티브 피드백을 내부 레퍼런스와 비교한다.
그림 1은 LDO 레귤레이터의 기본 블록 다이어그램을 나타낸 것이다. 적색 화살표는 네거티브 피드백 신호 경고이다. 출력 전압, VOUT은 피드백 레지스터 R1과 R2로 나뉘어 피드백 전압 VFB를 제공한다. VFB는 오차 증폭기의 네거티브 입력 위치에서 레퍼런스 전압 VREF와 비교되어 게이트 드라이브 전압 VGATE를 공급한다. 마지막으로 에러 신호가 출력 트랜지스터 NFET를 구동하여 VOUT을 조절한다. 잡음에 대한 간단한 분석을 그림 2에 나타낸다. 청색 화살표는 루프 부분집합을 그린 것으로, 이것은 전압 폴로어나 파워 버퍼로 알려진 공통 증폭기 변화를 나타낸다.
이 전압 폴로어 회로는 VOUT이 VREF를 따르도록 강제한다. VFB는 VREF를 부르는 에러 신호이다. 안정된 상태에서 VOUT은 VREF보다 크다.
여기서 1＋R1/R2는, 안정적인 상태의 출력 전압(VOUT)을 얻기 위해 오차 증폭기가 반드시 가져야 할 게인이다.
전압 레퍼런스가 이상적이지 않고, 유효 잡음 인자인 VN(REF)을 DC 출력 전압(VREF)에 갖고 있다고 가정해 보자. 그림 2에 나타난 모든 회로 블록이 이상적이라고 가정했을 때, VOUT은 잡음 소스의 상관요소가 된다. 식 (1)은 식 (2)와 같이 이 잡음 소스를 참작하도록 쉽게 수정할 수 있다.
여기서 VN(OUT)은 식 (3)과 같이 출력에 기여하는 독립 잡음 요소이다.
식 (2)와 식 (3)을 보면, 출력 전압이 높을수록 출력 잡음도 높아진다는 것을 알 수 있다. 피드백 레지스터 R1, R2가 출력 전압을 설정(또는 조정)하면 그로 인해 출력 잡음 전압이 설정된다. 때문에 대다수의 LDO 디바이스는 잡음 성능을 출력 전압과의 상관요소로 보고 있다. 예컨대, VN＝16㎶RMS×VOUT은 이 출력 잡음을 설명하는 표준 형식이다.
LDO 출력 전압 잡음의 주요 소스
전형적인 LDO 디바이스의 경우, 출력 잡음의 주요 소스는 대부분 식 (3)처럼 증폭된 레퍼런스 잡음이다. 이것은 총 출력 잡음이 디바이스에 좌우되는 경우에도 마찬가지이다.
그림 3은 전체 블록 다이어그램으로, 해당 회로의 구성요소에 상응하는 각각의 동등 잡음(Equivalent－noise) 소스를 나타낸다. 전류가 흐르는 모든 디바이스는 잠재적 잡음 소스이므로, 그림 1과 그림 2의 구성요소 하나하나가 잡음의 출처이다. 그림 4는 OUT 노드에서 참조된 모든 동등 잡음 출처들을 넣어 그림 3을 변경한 것이다. 전체 잡음 방식은 다음 식과 같다.
대부분의 경우, 레퍼런스 전압 블록이나 밴드 갭 회로는 다수의 레지스터, 트랜지스터, 커패시터로 구성되어 있으므로 VN(REF)은 VN(REF) >> VN(R1) 또는 VN(REF) >> VN(R2)의 식에서 마지막 세 개의 잡음 소스를 억누르는 경향이 있다. 따라서 식 (4)를 다음과 같이 단순화할 수 있다.
더 성능이 높은 LDO 디바이스의 경우, 일반적으로 NR(Noise－Reduction) 핀을 추가하여 레퍼런스 잡음을 그라운드로 돌린다.
그림 5는 NR핀이 잡음 감소를 위해 어떻게 작동하는지 나타낸 것이다.
VN(REF)이 주요 출력 잡음 소스라고 알려져 있으므로, RC 필터 커패시터 CNR을 레퍼런스 전압 블록(VREF)과 오차 증폭기 사이에 끼워 넣어 이 잡음을 줄인다. 이 RC 필터는 다음과 같은 감쇠 기능으로 잡음을 줄일 수 있다.
여기서 다음과 같은 식이 된다.
따라서 증폭된 레퍼런스 잡음은 (1＋R1/R2)×VN(REF) ×GRC로 감소되고, 이 경우 식 (5)는 다음과 같이 된다.
실제로는 잡음 신호를 포함한 모든 제어 신호 레벨이 주파수 종속적이다. 오차 증폭기가 대역폭을 제한한 경우, 고주파수 레퍼런스 잡음[VN(REF) ]은 오차 증폭기에 의해 RC 필터와 유사한 방식으로 필터링 된다.
그러나 실제로 대부분의 오차 증폭기는 매우 넓은 대역폭을 갖고 있는 경우가 많다. 따라서 LDO 디바이스는 PSRR(Power－Supply Ripple Rejection)이 매우 뛰어나다. 이것은 고성능 LDO의 또 다른 핵심 성능 파라미터이다. 이 충돌 요건을 만족시키기 위해 IC 벤더들은 감소한 잡음에서 최고의 PSRR을 달성하기 위해 광대역폭의 오차 증폭기를 두고 있다.
저잡음이 필수적인 경우, 이러한 결정으로 NR 핀의 기능을 사용하게 된다.
일반 회로에서의 레퍼런스 잡음 제어
1. 증폭된 레퍼런스 잡음
여기에는 텍사스 인스트루먼트(TI)의 TPS74401 LDO가 시험 및 측정에 사용되었다. 공적인 설정 파라미터들이 그림 1에 나타나 있다. TPS74401 데이터시트(1)의 소프트 스타트(Soft－start) 커패시터 CSS를 읽기 쉽게 하기 위해 여기서는 잡음 감소 커패시터, 즉 CNR로 부르고 있다는 데 유의하도록 한다.
먼저, 증폭기 게인의 효과를 무시해도 좋을 만큼 작은 CNR에서 검토했다. 그림 6은 RMS 잡음 설정과 출력 전압 설정을 비교한 것이다. 앞서 설명했듯이, 주요 잡음 소스 VN(REF)은 피드백 레지스터 R1과 R2의 비에 의해 증폭된다. 식 (7)은 식 (8)의 형식으로 수정될 수 있다.
여기서 VN(Other)은 그 외 모든 잡음 소스의 합이다.
식 (8)을 그림 6의 점선처럼 y＝ax＋b 식의 리니어 곡선에 맞추면, VN(REF)(슬로프 항)은 19㎶RMS로 어림잡을 수 있고, VN(Other)(y－절편 항)은 10.5μVRMS로 어림잡을 수 있다. 앞으로 설명할 “잡음 감소(NR) 핀의 효과”에서 RC 필터의 효과를 무시할 수 있을 만큼 최소화하기 위해 CNR의 값을 1pF로 선택했으며, GRC를 1과 동일한 것으로 취급했다. 이 상황에서 기본적인 가정은 VN(REF)이 주요 잡음 소스라는 것이다.
OUT 모드가 FB 노드로 쇼트되어 있을 때 최소 잡음이 발생하며, 이것은 증폭기 게인 (1＋R1/R2)을 식 (8)의 1(R1＝0)과 같게 만들어준다는 점에 유의해야 한다. 그림 6은 이 최소 잡음 지점이 대략 30㎶RMS라는 것을 나타낸다.
2. 증폭된 레퍼런스 잡음 취소
여기서는 최소 출력 잡음 구성에 효과적인 기법들을 소개한다. 피드포워드(Feed－forwad) 커패시터 CFF는 그림 7과 같이 R1 주위로 출력 잡음을 우회시키고 있다. 이 우회나 쇼트는, R1과 CFF의 공명 주파수 fResonant보다 높은 주파수에서 레퍼런스 잡음이 오차 증폭기의 게인으로 인해 증가되는 것을 막아준다.
출력 잡음은 다음과 같다.
그림 8은 피드포워드 커패시턴스(CFF)에 비례하는 RMS 잡음 변화와 여러 가지 출력 전압 설정을 나타낸 것이다. 각 RMS 플롯과 함께 각각의 포인트는, 설명한 회로 조건을 위해 주어진 대역폭 전체에서 통합 잡음의 통계 평균치를 대변하고 있다. 예상대로, 모든 곡선은 30㎶RMS의 최소 출력 잡음으로 수렴하고 있다. 즉, 이 잡음은 CFF의 효과 때문에 VN(REF)＋V N(Other)로 수렴하고 있는 것이다.
그림 8은 100nF보다 큰 CFF 값을 위해 식 (8)의 1＋R1/R2 증폭기 게인이 취소되었다는 것을 나타낸다. 이것은 저주파수 잡음이 CFF에 의해 완전히 취소되지 못해도 저주파수 잡음이 RMS 계산의 전체 통계 평균에 크게 기여하지 못하고 있기 때문이다. CFF의 실제 효과를 보려면 잡음 전압의 실제 스펙트럼 밀도 플롯을 보아야 한다(그림 9). 그림 9는 CFF＝10㎌ 곡선에 최소 잡음이 있지만 특정 주파수 위에서는 모든 곡선이 이 최소 잡음 곡선에 접근하고 있다는 것을 나타낸다. 특정 주파수는 R1과 CFF 값으로 결정되는 공명 폴 주파수이다. 표 2에서 31.6kΩ의 R1 값으로 계산된 CFF 값을 참고한다.
그림 9는 곡선 CFF＝100Nf가 약 50Hz로 달리고 있다는 것을 나타낸다. CFF＝1nF의 곡선은 약 5kHz로 달리고 있지만, CFF＝10pF일 때의 공명주파수는 LDO 잡음에 미치는 전반적인 내부 효과로 흐려지게 된다. 그림 9에서 관찰한 내용을 감안하여 나머지 논의에서 CFF＝10㎌을 가정함으로써 잡음을 감소시킨다.
3. NR 핀의 효과
GRC는 RC 필터 커패시터(CNR)를 NR(Noise－Reduction) 핀과 그라운드 사이에 사용했을 때 감소한다. 그림 10은 RMS 잡음이 CNR(그림 5 참조)의 상관요소라는 것을 나타낸다. 두 곡선의 차이점은 70쪽의 ‘기타 기술 고려사항’ 부분에서 검토한다.
저주파수 영역에서 성능 차이를 포착하기 위해 10Hz∼100kHz 의 넓은 통합 범위를 그림 10에 사용했다. CNR＝1pF일 때, 두 곡선은 매우 높은 RMS 잡음 값을 나타낸다. 그림 10에는 나와 있지 않지만, CNR＝1pF이든 아니든 RMS 잡음의 차이는 없다. 그래서 GRC가 앞의 단원인 ‘증폭된 레퍼런스 잡음’에서 1과 같은 것으로 취급되었다.
예상대로 RMS 잡음은 CNR이 증가하면 낮아지고, CNR＝1㎌일 때 약 12.5㎶RMS의 최소 출력 잡음으로 수렴한다. CFF가 10㎌일 경우, 증폭기 게인(1＋R1/R2)은 무시해도 좋다. 따라서 식 (8)을 다음과 같이 단순화할 수 있다.
여기서 알 수 있는 바와 같이, VN(Other)은 CNR의 영향을 받지 않는다. 따라서, 그림 6의 데이터 곡선이 결정한 것처럼 CNR은 10.5㎶RMS를 유지한다. 식 (10)은 다음과 같이 나타낼 수 있다.
VN(OUT)＝VN(REF) × GRC＋10.5㎶
이제는 잡음감소 커패시턴스가 GRC에 미치는 영향을 판단해야 한다. 그림 10에 나타난 곡선을 따라 최소 측정 잡음을 이용하여 식 (10)을 다음과 같이 다시 정리할 수 있다.
여기서 VN(REF) ×GRC의 값은 2㎶RMS로 나온다. CNR을 추가하면 레퍼런스 잡음이 19.5㎶RMS에서 2㎶RMS로 감소하는데, 10Hz∼100kHz 주파수 범위에서 GR은 1에서 평균 0.(2/19.5)으로 감소했다고 할 수 있다.
그림 11은 주파수 도메인에서 CNR이 어떻게 잡음을 감소하는지 나타낸 것이다. 그림 9의 더 작은 CFF 값과 같이, 더 작은 CNR은 더 높은 주파수에서 작동하기 시작한다. 가장 큰 CNR 값, 1 ㎌은 가장 낮은 잡음을 보여준다는 데 유의한다. CNR＝10nF의 곡선이 CNR＝1㎌의 곡선에 가까운 거의 최소 잡음을 나타내고는 있지만, 10nF 곡선은 30과 100Hz 사이에서 작은 언덕을 나타낸다.
CNR＝1pF인 그림 8의 곡선들은 CNR＝1㎌인 그림 12의 곡선들로 개선할 수 있다. 그림 8은 CFF＝100nF과 CFF＝10㎌ 사이에서 RMS 잡음에 거의 차이가 없다는 것을 보여주지만, 그림 12는 차이를 명확하게 나타내고 있다.
그림 12는 출력 전압에 상관없이 CFF＝10㎌의 값과 CNR＝1㎌의 값이 가장 낮은 잡음인 12.5㎶RMS를 일으키며, 이것은 최소 GRC 값(즉, RC 필터의 최대 효과)가 0.1이라는 뜻이다. 12.5㎶RMS의 값이 TI 디바이스 TPS74401의 잡음 플로어(Flooer)이다.
새 LDO 디바이스를 잡음에 민감한 애플리케이션에 사용할 경우, 큰 CFF 및 CNR 커패시터를 이용하여 이 디바이스만의 고유 잡음 플로어를 알아내는 것이 좋다. 그림 12는 RMS 잡음 곡선이 잡음 플로어 값으로 수렴한다는 것을 나타낸다.
기타 기술 고려사항
1. 잡음 감소 커패시터의 슬로우 스타트 효과
RC 필터는 잡음 감소 능력 외에 RC 지연 회로 역할도 담당하는 것으로 유명하다. 따라서 큰 CNR 값은 레귤레이터의 레퍼런스 전압을 크게 지연시킨다.
2. 피드포워드 커패시터의 슬로우 스타트 효과
CFF가 R1 피드백 저항기에서 AC 신호를 우회할 때의 메커니즘으로, 이네이블 이벤트 후 VOUT이 뛰어오를 때 출력전압 피드백 정보를 우회한다. CFF가 충분히 충전될 때까지 오차 증폭기는 더 큰 네거티브 피드백 신호를 받게 되며, 그로 인해 슬로우 스타트가 이루어지게 된다.
3. VOUT 값이 높을수록 RMS 잡음이 줄어드는 이유
그림 8과 그림 10에서 VOUT＝3.3V의 곡선이 VOUT 0.8V의 곡선보다 잡음이 적다는 것을 알 수 있다. 대부분 전압 설정이 높을수록 레퍼런스 잡음을 증가시키는 것으로 알고 있기 때문에 혼란스러울 수도 있다. 이것은 CFF가 OUT 노드에 연결되어 있으므로 CFF가 출력 커패시터 값을 높이고, 아울러 레지스터 R1의 잡음 신호를 우회한 것이다. 그림 12에서, 레퍼런스 잡음이 최소화되면 그러한 현상이 관찰되지 않는다는 것을 알 수 있다.
4. RMS 잡음 값
TPS74401의 잡음 플로어가 12.5㎶RMS이므로, 이 디바이스는 시중에 나와 있는 최저 잡음 LDO 중 하나이다. 이 절대값 12.5㎶RMS는 매우 낮은 잡음의 레귤레이터를 설계할 때 좋은 레퍼런스가 될 수 있다.
☆
LDO 디바이스의 기본 잡음과 이를 최소화하는 방법에 대해 검토해 보자.
·각 회로 블록이 출력 잡음에 어떻게 기여하고 있는가
·레퍼런스 전압이 어떻게 잡음의 주요 소스가 되며, 어떻게 오차 증폭기로 증폭되는가
·증폭된 레퍼런스 잡음을 어떻게 취소하는가
·NR 기능은 어떻게 작동하는가
잡음 감소 커패시터(CNR)와 피드포워드 커패시터(CFF)를 꼼꼼히 선택하여 LDO 출력 잡음을 디바이스 고유의 잡음 플로어까지 최소화할 수 있다. 비최적화 구성에서 잡음에 영향을 미치는 파리미터를 고려하지 않아도, 이와 같은 잡음 감소 구성에서는 LDO 디바이스가 잡음 플로어 값을 유지한다.
CNR과 CFF를 회로에 추가했을 때 슬로우 스타트에서 예상되는 부작용 때문에, 이 커패시터들의 값을 충분히 빠르게 상승할 수 있도록 선택해야 한다.
여기서 설명한 방식은 이미 TI의 TPS7A8101 LDO 잡음을 최적화하는 데 사용되고 있는 방식이다. TPS7A8101 데이터시트(2)를 보면 이 디바이스가 어떤 파라미터 변화에도 잡음 값을 일정하게 유지하고 있다는 것을 알 수 있다.
