비절연형 SMPS를 위한 PCB 레이아웃 고려사항
PCB 레이아웃 설계는 SMPS 개발에 있어 가장 어려운 작업 중 하나이므로, 이를 위해서는 아날로그 및 전력 회로 설계에 대해 상당한
정보와 지식을 갖추는 것이 요구된다. 따라서 이 글에서는 전력공급기 위치 지정, 레이어 배치 등을 포함한 레이아웃 계획,
벅 및 부스트 컨버터를 위한 전력 부품 레이아웃, 제어 회로 레이아웃 등 비절연형 SMPS의 PCB 레이아웃을 위한 주요 고려사항을 집중적으로 살펴본다.
서론
처음으로 프로토타입 보드에 전력을 공급할 때 최고의 관심사는 동작 가능 여부와 더불어 조용하고 발열 없이 동작할 수 있느냐하는 점이다. 하지만 불행히도 이러한 현상을 항상 관찰할 수 있는 것은 아니다.
스위칭 전력공급기에서 발생하는 문제는 주로 ‘불안정한’ 스위칭 파형에 기인한다. 경우에 따라서는 파형 지터가 너무나도 확연하여 마그네틱 부품에서 가청 잡음이 발생하는 때도 있다. 때문에 문제가 PCB(printed circuit board) 레이아웃과 관련된 경우에 원인을 파악하는 것은 쉽지 않는 편이다.
이것이 바로 스위칭 전원공급기의 설계 초기 단기에서 최적화된 PCB 레이아웃이 중요시되는 이유이며 이에 대한 중요성은 아무리 강조해도 지나치지 않 는다.
전력공급기의 설계자로는 최종 제품으로 제공되는 공급기에 대한 기술적인 세부사항과 기능 요구사항들을 가장 잘 이해하고 있는 사람이 선호된다. 이 경우 설계자는 초기 단계부터 주요 공급기 레이아웃과 관련해 PCB 레이아웃 설계자와 긴밀하게 협력하는 것이 요구된다.
이를 통해 형성된 우수한 레이아웃 설계는 공급 효율을 최적화하고 열응력(Thermal Stress)을 완화시키는 것은 물론, 무엇보다 중요한 트레이스와 부품들 간의 잡음과 상호작용을 최소화시킬 수 있다.
이를 달성하기 위해서는 설계자들이 스위칭 전력 공급기 내의 전류 경로와 신호 흐름을 이해하는 것이 중요하다. 따라서 다음 논의에서는 비절연형 스위칭 전력 공급기를 위해 최적화된 레이아웃 설계 관련 고려사항들을 설명한다.
레이아웃 계획
1. 시스템 보드에서 전력 공급기의 위치
대형 시스템 보드 상에 임베디드되는 DC/DC 공급기의 경우, 출력이 부하 디바이스에 가깝게 배치돼야만 PCB 트레이스에 대한 상호연결 인피던스와 전압 강하를 최소화할 수 있고 최고의 전압 레귤레이션, 부하 과도 응답, 시스템 효율 등을 달성할 수 있다.
이를 위해서는 강제 공냉 방식을 이용하여 공급기를 냉각 팬에 가깝게 배치하거나 열응력을 제한해 양호한 공기 흐름을 형성할 수 있도록 배치하는 것이 필요하다.
뿐만 아니라 인덕터, 전해 커패시터 등과 같은 대형 수동 부품들이 전력 MOSFET, PWM 컨트롤러 등과 같은 높이가 낮은 표면실장 반도체 부품들의 공기 흐름을 차단하지 않도록 설계하는 것이 요구된다.
또한 스위칭 잡음이 시스템의 다른 아날로그 신호에 악영향을 미치지 않도록 하기 위해서는 가능한 공급기 아래에 민감한 신호 트레이스를 배치하지 않아야 한다. 그렇지 않으면 전력 공급기 레이어와 소신호 레이어 사이에 내부 접지 플레인이 차폐를 위해 요구될 수도 있다.
설계자는 이러한 전력공급기 위치 지정 및 보드 면적 계획이 시스템의 초기 설계와 계획 단계에서 이루어져야만 한다는 것을 반드시 인지하고 있어야 한다.
하지만 불행히도 대개의 경우 사람들은 대형 시스템 보드 상의 다른 보다 ‘중요’하거나 ‘흥미로운’ 회로에 우선적으로 집중하는 편이다.
이처럼 전력관리/공급을 마지막에 고려하고 보드 상에 남겨진 공간을 배제해 놓는다면 효율적이고 신뢰할 만한 전력공급기 설계를 확보할 수 있는 기회를 놓치게 될 것이다.
2. 레이어 배치
멀티레이어 PCB 보드의 경우, DC 접지, DC 입력, 출력 전압 레이어를 고전류 전력부품 레이어와 민감한 소신호 트레이스 레이어 사이에 배치하는 것이 가장 바람직하다. 이때 접지 또는 DC 전압 레이어는 AC 접지들을 제공하여, 소신호 트레이스들을 잡음이 많은 전력 트레이스와 전력 부품들로부터 차폐시키는 역할을 한다.
이 경우 일반적인 규칙에 따라 멀티레이어 PCB의 접지 또는 DC 전압 플레인을 분할하면 안 된다. 분할(Seg-mentation)을 반드시 실시해야 하는 경우에는 이들 플레인에 대한 트레이스의 수와 길이를 최소화하는 것이 중요하다. 또한 영향을 최소화하기 위해 트레이스를 고전류 방향과 동일한 방향으로 라우팅해서는 안 된다는 점도 명심해야 한다.
그림 1(a)과 그림 1(c)은 스위칭 전력 공급기를 위한 6-레이어 및 4-레이어 PCB 보드에서 바람직하지 않은 레이어 배치 예제를 보여준다. 이들 예제의 경우, 소신호 레이어가 고전류 레이어와 접지 레이어 사이에 놓여 있다. 이러한 구성은 고전류/고전압 전력 레이어와 아날로그 소신호 레이어 사이에서 정전용량성 잡음 결합(Coupling)을 증대시킬 수 있다.
반면 그림 1(b)과 그림 1(d)은 6-레이어 및 4-레이어 PCB 보드에서 잡음 결합을 최소화시킬 수 있는 바람직한 레이어 배치 예제를 보여준다. 이들 두 예제의 경우, 소신호 레이어가 접지 레이어에 의해 차폐된 것을 알 수 있다.
여기서 주시할 것은 접지 레이어를 외부 전력단 레이어 옆에 배치해야 한다는 점이다. 마지막으로 PCB 도전 손실과 열 임피던스를 최소화하기 위해서는 외부 고전류 전력 레이어에 두꺼운 구리를 사용하는 것도 고려해 볼 수 있다.
전력단 부품의 레이아웃
스위칭 전력 공급기 회로는 전력단 회로와 소신호 제어 회로로 구분할 수 있다. 이 경우 전력단 회로에는 고전류를 전도하는 부품들이 포함되어 있다.
일반적으로 이들 전력단 회로 부품들을 먼저 배치한 다음 소신호 제어 회로를 레이아웃의 특정 지점에 배치하는 과정이 실시된다. 여기서는 전력단 부품의 레이아웃을 살펴본다.
1. 직류 및 맥동 전류 경로-높은 di/dt 루프(핫 루프)의 인덕턴스 최소화
대전류 트레이스는 짧고 넓어야만 PCB 인덕턴스, 저항, 전압 강하를 최소화할 수 있다. 이것은 높은 di/dt 맥동 전류 특성을 가진 트레이스에 있어서 특히 중요시되는 점이다.
그림 2에 동기식 벅 컨버터의 직류 및 맥동 전류 경로를 구분하여 나타낸다. 그림에서 굵은 선은 직류 경로, 점선은 맥동(스위칭) 전류 경로를 표시한 것이다. 그림에서 볼 수 있는 것처럼 맥동 전류 경로는 입력 디커플링 세라믹 커패시터 CHF, 상측 제어 FET QT, 하측 동기식 FET QB, 그리고 선택 가능한 병렬 연결 쇼트키 다이오드 등을 포함하고 있다.
그림 3(a)은 이러한 높은 di/dt 전류 경로에 존재하는 기생 PCB 인덕터를 보여준다. 이 같은 기생 인덕턴스로 인해 맥동 전류 경로는 자기장을 방사할 뿐만 아니라 PCB 트레이스와 MOSFET에 대해 고전압 링잉(Ringing)과 스파이크를 생성할 수 있다. PCB 인덕턴스를 최소화하기 위해서는 이 맥동 전류 루프(핫 루프)를 최소 원주로 가지면서 짧고 넓은 트레이스들로 구성되도록 배치하는 것이 요구된다.
또한 고주파수 디커플링 커패시터 CHF는 0.1μF에서 10μF까지의 값을 갖는, 매우 낮은 ESL 및 ESR 특성의 X5R 또는 X7R 세라믹 커패시터로 구성해야 한다. 보다 높은 커패시턴스의 유전체(Y5V와 같은)로 인해 전압 및 온도에 대한 커패시턴스는 크게 낮아질 수 있기 때문이다. 이러한 종류의 커패시터는 CHF로 적합하지 않다.
그림 3(b)은 벅 컨버터의 중요한 맥동 전류 루프(핫 루프)에 대한 레이아웃 예제를 보여준다. 그림에서 저항성 전압 강하와 비아의 수를 제한하기 위해, 전력 부품들을 동일한 레이어에서 라우팅한 전력 트레이스와 함께 보드의 동일면에 배치한 것을 관찰할 수 있다.
전력 트레이스를 다른 레이어에 라우팅해야 할 경우에는 직류 경로의 트레이스를 선택해야 한다. 또한 고전류 루프의 PCB 레이어를 연결하기 위해 비아를 사용할 경우에는 복수의 비아를 사용해 비아 임피던스를 최소화하는 것이 요구된다.
그림 4에서는 부스트 컨버터의 직류 루프와 맥동 전류 루프를 관찰할 수 있다. 여기서는 고주파수 세라믹 커패시터 CHF를 MOSFET, QB, 부스트 다이오드 D 등에 가까운 출력 면에 배치하는 것이 필요하다. 또한 스위치 QB, 정류 다이오드 D, 고주파수 출력 커패시터 CHF 등으로 구성된 루프는 최소화해야 한다. 
그림 5에서는 이 같은 부스트 컨버터의 맥동 전류 루프에 대한 레이아웃 예제를 볼 수 있다.
또한 디커플링 커패시터 CHF를 강조하기 위해서 그림 6과 그림 7에 동기식 벅 회로에 대한 실례를 제시했다. 이 중 그림 6(a)은 LTC3729 2상 단일 VOUT컨트롤러 IC를 사용한 이중 위상 동기식 벅 공급기(12VIN to 2.5VOUT/30A max)의 레이아웃을 보여준다.
그림에서 스위칭 노드 SW1과 SW2, 그리고 출력 인덕터의 전류 iLF1 파형은 부하가 없을 경우에 안정적인 것을 알 수 있다. 하지만 부하 전류가 13A 이상으로 증가하면, SW1 노드 파형이 사이클을 벗어나기 시작한다. 그러면 부하 전류가 보다 높아질 경우에 문제가 한층 악화될 수 있다.
그림 7에서는 각 채널의 입력 측에 1개의 1㎌ 고주파 세라믹 커패시터를 추가하여 이 같은 문제를 해결한 것을 보여준다. 여기서는 각 채널의 핫 루프 영역을 분리하여 최소화를 실현했다.
이때 스위칭 파형은 최대 30A까지의 최대 루프 부하 전류에 대해서도 안정적인 모습을 나타내는 것으로 확인됐다.
2. 높은 dv/dt 스위칭 영역의 이격 및 최소화
그림 2와 그림 4에서 SW 노드 전압은 높은 dv/dt 비율로 VIN(또는 VOUT)과 접지 사이에서 변동하는 것으로 나타났다. 이 노드는 고주파 잡음 요소가 많으며, 강한 EMI 소스로 구성되어 있다.
따라서 SW 노드와 다른 잡음 민감 트레이스 사이의 결합 커패시턴스를 최소화하기 위해서는 SW 면적을 최소화하는 것이 요구된다.
하지만 다른 한편으로 높은 인덕터 전류를 전달하고 전력 MOSFET에 히트 싱크를 제공하기 위해서 SW 노드의 PCB 공간을 너무 작게 할 수는 없다. 즉, 추가적인 차폐를 제공하기 위해서 일반적으로 접지 영역을 이 SW 노드 아래에 배치하는 것이 선호되고 있다.
3. 전력부품의 열응력을 제한하는 충분한 패턴 면적
표면실장 전력 MOSFET와 인덕터를 위한 외부 히트 싱크가 없는 설계의 경우, 히트 싱크로서 충분한 패턴 면적을 확보하는 것이 반드시 필요하다. 특히 입력/출력 전압, 전력 접지 등과 같은 DC 전압 노드의 경우에는 패턴 면적을 최대한 크게 만드는 것이 바람직하다. 이때 복수의 비아도 열응력을 추가적으로 낮추는 데 도움이 된다.
또한 높은 dv/dt SW 노드의 경우에는 최적화된 SW 노드 패턴 면적 크기를 확보하기 위해 dv/dt 관련 잡음을 최소화하는 것과, MOSFET를 위한 양호한 히트 싱크 성능을 제공하는 것 사이에서 설계 절충안을 확보하는 것이 요구된다.
4. 임피던스 최소화를 위해 최적화된 전력부품의 랜드 패턴
낮은 ESR 특성의 커패시터, MOSFET, 다이오드, 인덕터 등으로 구성된 전력부품의 랜드(또는 패드) 패턴에 대해서는 세심한 주의를 기울일 필요가 있다. 그림 8(a)과 그림 8(b)에서는 바람직하지 않은 전력부품의 랜드 패턴과 바람직한 전력부품의 랜드 패턴을 형성한 경우를 각각 보여준다.
그림 8(b)에 제시한 바와 같이 디커플링 커패시터의 경우 양극 및 음극 비아 쌍이 최대한 서로 가까이 있어야 PCB ESL (Effective Series Inductance)을 최소화할 수 있다. 이러한 방법은 낮은 ESL 특성을 가진 커패시터에 대해 특히 효과적이다.
이처럼 큰 용량과 낮은 ESR 특성의 커패시터는 일반적으로 비싼 편인데, 적합하지 않은 랜드 패턴과 열악한 라우팅으로 인해 성능이 저하되면 전체 비용이 더욱 증가할 수 있다.
이에 대응해 일반적으로 바람직한 랜드 패턴을 통해 PCB 잡음을 낮추고 열 임피던스를 줄이며, 고전류 부품에 대한 트레이스 임피던스 및 전압 강하를 최소화할 수 있다.
고전류 전력부품 레이아웃에서 흔히 나타나는 실수 중 하나는 그림 8(a)에 나타낸 바와 같이 단열재 랜드 패턴을 부적절하게 사용하는 것이다. 이처럼 단열재 랜드 패턴을 불필요하게 사용할 경우, 전력부품의 상호연결 임피던스가 증가하게 된다. 이것은 결과적으로 전력 손실을 증가시켜 낮은 ESR 특성의 커패시터에 대한 디커플링 효과를 감소시키는 원인이 된다.
또한 고전류를 전도시키기 위해서 비아를 사용하는 경우, 충분한 비아 수를 사용해야만 비아 임피던스를 최소화할 수 있다. 더불어 이 경우에는 단열재를 비아에 대해서는 사용하면 안 된다.
5. 공급간 입력 전류 경로의 분리
그림 9는 동일한 입력 전압 레일을 공유하는 복수의 온보드 스위칭 공급기를 사용한 애플리케이션을 나타낸 것이다. 이들 공급기를 상호 동기화시키지 않았을 경우에는 입력 전류 트레이스들을 분리해야 각기 다른 전력공급기 간의 공통 임피던스 잡음 결합을 방지할 수 있다.
각 전력공급기에 대해 로컬 입력 디커플링 커패시터를 사용하는 것은 그다지 중요하지 않다.
6. PolyPhase®, 단일 출력 컨버터
단일 출력 PolyPhase 컨버터의 경우, 각 위상에 대해 체계적으로 레이아웃을 실행해야 한다. 이를 통해 열응력에 대한 균형을 이룰 수 있다.
7. 레이아웃 설계 예 : 1.2V/40A 이중 위상 벅 컨트롤러
그림 10은 PolyPhase 전류 모드 스텝-다운 컨트롤러 LTC3855를 사용한, 이중 위상 동기식 벅 컨버터(4.5V to 14VIN to 1.2V/40A max)에 대한 설계 예제를 나타낸 것이다.
PCB 레이아웃을 시작하기 전에 고전류 트레이스, 잡음이 많은 높은 dt/dv 트레이스, 민감한 소신호 트레이스 등과 같은 트레이스들을 각기 다른 색상으로 표시하여 PCB 설계자가 이들 트레이스의 차이를 이해할 수 있도록 하는 것이 좋다.
그림 11은 1.5V/40A 공급기를 위한 전력부품 레이어의 전력단 레이아웃 예제를 보여준다. 이 그림에서 QT는 상측 제어 MOSFET이고, QB는 하측 동기식 FET를 의미한다. 보다 많은 출력 전류를 사용하기 위해서는 QB 풋프린트를 선택적으로 추가할 수도 있다. 이 경우 전력 접지 플레인 레이어는 전력 부품 레이어 바로 아래에 배치된다.
제어 회로 레이아웃
1. 제어 회로의 위치
제어 회로는 잡음이 많은 스위칭 패턴에서 보다 멀리 배치돼야 한다. 이때 제어 회로가 벅 컨버터인 경우에는 VOUT＋쪽에 가깝게, 부스트 컨버터인 경우에는 VIN＋쪽에 가깝게 배치하는 것이 선호되고 있으며, 여기서 전력 트레이스는 직류를 전달하는 역할을 한다.
공간이 허락된다면, 제어 IC를 잡음이 많고 온도가 높은 전력 MOSFET와 인덕터로부터 다소 거리(0.5∼1″)를 둔 상태로 배치하는 것이 바람직하다.
하지만 공간 제약으로 인해 컨트롤러를 전력 MOSFET와 인덕터에 가깝게 배치해야 한다면, 제어 회로를 접지 플레인 또는 트레이스를 포함한 전력부품으로부터 이격 시킬 수 있도록 세심한 주의가 필요하다.
2. 신호/전력 접지의 분리
제어 회로는 전력단 접지와 분리된 신호(아날로그) 접지를 사용해야 한다. 컨트롤러 IC에 독립된 신호 접지(SGND, Separate Signal Ground)와 전력 접지(PGND, Power Ground) 핀이 존재할 경우에는 독립적으로 라우팅하는 것이 요구된다.
또한 MOSFET 드라이버를 통합하고 있는 컨트롤러 IC의 경우엔 그림 12에 나타낸 바와 같이 IC 핀의 소신호 영역에 SGND를 사용해야만 한다.
이 경우 SGND와 PGND 사이에는 단지 1개의 연결 지점만 필요하며, SGND를 PGND 플레인의 클린 포인트(Clean Point)로 되돌아가도록 설계하는 것이 바람직하다.
더불어 컨트롤러 IC 바로 아래에서 2개의 접지 트레이스 모두를 연결하여 2개의 접지를 실행할 필요가 있다.
그림 12는 LTC 3855 공급기에서 선호되는 접지 분할 방법을 나타낸 것이다. 이 예제에서 IC는 노출 GND 패드를 사용하고 있다.
이때 PCB 아래에서 솔더링을 실시해야만 전기 및 열 임피던스를 최소화할 수 있다. 또한 이 GND 패드 영역 상에는 복수의 비아를 배치해야 한다.
3. 컨트롤러 IC를 위한 디커플링 커패시터
컨트롤러 IC를 위한 디커플링 커패시터는 해당 핀에 물리적으로 가까워야 한다. 연결 임피던스를 최소화하기 위해서는 디커플링 커패시터를 비아에 사용하지 않고 핀에 직접 연결하는 방법이 선호되고 있다.
또한 그림 12에 나타낸 바와 같이 전류 감지 핀 SENSE＋/SENSE-, 보상 핀 ITH, 신호 접지 핀 SGND, 피드백 전압 분배기 핀 FB, IC VCC 전압 핀 INTVCC, 전력 접지 핀 PGND 등의 LTC3855 핀들을 디커플링 커패시터에 가깝게 배치하는 것이 요구된다.
루프 공간과 크로스톡의최소화
1. 잡음/민감 트레이스의 분리
2개 이상의 인접 컨덕터로 정전용량 결합을 실현할 수 있다. 이 경우 1개의 컨덕터에서 높은 dv/dt 전압 변화가 나타나면, 기생 커패시터를 통해 다른 컨덕터의 전류가 결합하게 된다.
이에 대응해 전력단에서부터 제어 회로까지의 잡음 결합을 낮추기 위해서는 잡음이 많은 스위칭 트레이스를 민감한 소신호 트레이스로부터 멀리 떨어지게 할 필요가 있다.
가능하다면 잡음이 많은 트레이스와 민감한 트레이스를, 잡음 차폐를 위한 내부 접지 레이어를 이용해 각기 다른 레이어 상에서 라우팅해야 한다.
LTC3855 컨트롤러의 경우, FET 드라이버 TG, BG, SW, BOOST 등의 핀들이 높은 dv/dt 스위칭 전압을 나타내는 것으로 확인됐다. 또한 SEN SE+/SENSE-, FB, ITH, SGND 핀들은 가장 민감한 소신호 노드에 연결되는 것으로 나타났다.
이처럼 민감한 신호 트레이스들이 높은 dv/dt 노드에 가깝게 라우팅될 때에는 접지 트레이스 또는 접지 레이어를 이들 신호 트레이스와 높은 dv/dt 트레이스 사이에 삽입해 잡음을 차폐시키는 것이 요구된다.
2. 게이트 드라이버 트레이스
게이트 드라이버 신호를 라우팅 할 경우에는 게이트 드라이브 경로의 임피던스를 최소화할 수 있도록 짧고 넓은 트레이스를 사용하는 것이 바람직하다.
또한 그림 13에 나타낸 바와 같이 상측 FET 드라이버 트레이스 TG와 SW는 최소 루프 공간을 통해 함께 라우팅하여 인덕턴스와 높은 dv/dt 잡음을 최소화하고, 하측 FET 드라이버 트레이스 BG는 PGND 트레이스에 가깝게 라우팅하는 것이 요구된다.
이때 PGND 레이어를 BG 트레이스 아래에 배치하면, 하측 FET의 AC 접지 반송 전류가 BG 트레이스에 가까운 경로에서 자동으로 결합하게 된다. 최소 루프/임피던스가 있는 곳에서는 AC 전류가 흐른다.
또한 이 경우 하측 게이트 드라이브를 위한 독립적인 PGND 복구 트레이스는 필요하지 않으며 게이트 드라이버 트레이스에서는 라우팅되는 레이어의 수를 최소화하는 것이 좋다.
이를 통해 게이트 잡음이 다른 레이어에 전달되는 것을 차단할 수 있다.
3. 전류 감지 트레이스와 전압 감지 트레이스
소신호 트레이스 중에서 전류 감지 트레이스가 잡음에 가장 민감하다. 이때 전류 감지 신호의 크기는 일반적으로 잡음 크기와 비슷한 100mV 이하이다.
LTC3855의 경우, SENSE＋/SENSE- 트레이스를 최소 공간(켈빈 감지 기능)을 이용해 병렬로 라우팅해야만 그림 14에 나타낸 바와 같이 di/dt 관련 잡음 픽업 가능성을 최소화할 수 있다.
뿐만 아니라 이 경우에는 전류 감지 트레이스를 위한 필터 저항 및 커패시터를 IC 핀에 가능한 가깝게 배치하는 것이 요구된다. 이를 통해 긴 감지 라인에 잡음이 삽입되는 경우, 가장 효과적인 필터링 기능을 제공할 수 있다.
특히 인덕터 DCR 전류 감지 기능이 R/C 네트워크와 함께 사용될 때에는 DCR 감지 레지스터 R은 인덕터에 가깝게 배치하고, DCR 감지 커패시터 C는 IC에 가깝게 배치해야 한다. SENSE-에 대한 트레이스의 복구 경로에 비아를 사용할 경우엔 이 비아들을 다른 내부 VOUT＋ 레이어와 접촉시키지 않도록 주의해야 한다.
그렇지 않으면 이 비아가 큰 VOUT＋ 전류를 전도하여 이로 인한 전압 강하가 전류 감지 신호를 왜곡시킬 수 있다.
또한 전류 감지 트레이스를 잡음이 많은 스위칭 노드(TG, BG, SW, BOOST 트레이스)에 가깝게 라우팅하지 않아야 한다.
이때에는 가능하면 전류 감지 트레이스와 전력단 트레이스를 가진 레이어 사이에 접지 레이어를 배치하는 것이 바람직하다.
컨트롤러 IC가 차동 전압 원격 감지 핀을 사용하고 있다면 켈빈(Kelvin) 감지 연결 기능을 가진 양극 및 음극 원격 감지 트레이스에 대해 분리된 트레이스를 사용해야만 한다.
4. 트레이스 폭 선택
특정 컨트롤러 핀마다 전류 수준과 잡음 민감도가 다르다. 따라서 각기 다른 신호에 따른 적절한 특정 트레이스 폭을 선택해 적용해야 한다.
일반적으로 소신호 네트워크는 좁고 10∼15mil의 폭을 가진 트레이스로 라우팅 가능하다. 반면 고전류 네트워크(게이트 구동, VCC, PGND)는 짧고 넓은 트레이스를 이용해 라우팅해야 한다. 최소 20mil의 폭이 이들 네트에 대해 권고된다.
Henry J. Zhang Linear Technology
