DC/DC 컨버터에서
저항성 피드백 디바이더 설계 시 고려사항

저항성 피드백 디바이더나 네트워크는 DC/DC 컨버터의 효율, 출력 전압, 정확도, 잡음 감도,
안정성에 영향을 미친다.
때문에 이들을 사용해 특정 데이터시트에서 제시된 성능을 달성하기 위해서는 피드백 컴포넌트에 대해,
관련 데이터시트에서 권장된 값들을 적절히 사용해야 한다.
따라서 이 글에서는 피드백 시스템에서 저항성 디바이더 설계 시 고려사항들에 대해 고찰하고
디바이더가 컨버터의 효율과 출력 전압, 정확도, 잡음 감도, 안정성 등에 어떠한 영향을 주는지 자세히 살펴본다.

Darwin Fernandez 텍사스 인스트루먼트


저항성 디바이더는 DC/DC 컨버터의 피드백 시스템에서 가장 보편적으로 적용되는 네트워크이다. 그러나 이것은 단순히 레퍼런스 전압까지 축소해 출력 전압을 설정하는 회로로 오인되는 경우가 많다.
이와는 반대로 현장에서 이 장비를 이용할 경우에는 적절한 디바이더 비율을 계산한 후, 전원 공급장치 설계자들이 실제 저항 값을 선택할 때 세심한 주의를 기울일 필요가 있는데, 이는 전체 컨버터 성능에 영향을 미칠 수 있기 때문이다.
따라서 이 글에서는 이 같은 점들에 주의해 피드백 시스템에서 저항성 디바이더 설계 시 고려사항들에 대해 고찰하고, 디바이더가 컨버터의 효율과 출력 전압, 정확도, 잡음 감도, 안정성 등에 어떠한 영향을 주는지 자세히 살펴본다.

효율성

스위칭 DC/DC 컨버터는 효율성이 비교적 높은 편에 속하는데, 그 이유는 커패시터, 인덕터, 스위치 등과 같은 저손실 컴포넌트를 이용해 부하까지 전력이 송신되기 때문이다. 이를 통해 실현되는 고효율성은 배터리 수명을 늘려 결과적으로 휴대형 디바이스의 작동시간을 연장시키는 데 도움을 준다.
이와 비교해 저전력 DC/DC 컨버터의 경우, 전형적인 저항성 피드백 설계는 디바이더 레지스터의 총 저항(R1＋R2)을 상당히 크게 요구하는 것으로 알려져 있다(최대 1MW). 이러한 특성은 피드백 디바이더를 통과하는 전류를 최소화하는 데 기여한다.
이 전류는 나중에 부하에 더해지는데, 이는 피드백-디바이더 저항이 낮을수록 배터리는 동일한 부하에서 보다 많은 전류와 전력을 공급해야 한다는 것을 의미한다. 이와 같은 상황에서는 효율성이 떨어지게 되므로 이 같은 구성은 배터리 수명이 중요한 휴대형 애플리케이션에서는 그다지 바람직하지 않은 것으로 판단된다.

■ 설계 사례 1
그림 1에서 낮은 부하에서의 피드백 저항은 보다 낮아지며 효율성 역시 떨어지는 것으로 확인됐다.



이를 검토하기 위해 이 사례에서는 텍사스 인스트루먼트의 TPS62060EVM을 V_IN=5V, V_OUT=1.8의 절전 모드에서 사용했다.
그 결과, 하이 부하 전류에서 부하로 소진되는 전력은 저항성 피드백 네트워크로 낭비된 전력보다 훨씬 큰 것을 알 수 있었다. 이것이 바로 서로 다른 R1과 R2 값의 효율이 보다 높은 부하 전류에서 수렴돼야 하는 이유이다.
이와 비교해 로우 부하 전류에서는 서로 다른 피드백 저항의 효율성 차이가 더욱 두드러지게 나타나는 것으로 관찰됐다. 이는 디바이더를 거친 전류가 부하를 통과한 전류를 지배하기 때문인 것으로 보인다.
따라서 경부하에서 효율성을 높이려면 데이터시트에서 권장하는 큰 피드백 저항을 사용하는 것이 설계 방법상 바람직한 것으로 판단된다. 하지만 경부하에서의 효율이 특정 설계에서 크게 중요시되지 않을 경우에는 실제 효율에 영향을 주지 않는 좀 더 작은 저항을 사용할 수도 있다.

출력 전압의 정확성

앞에서는 큰 피드백 저항을 이용해 효율성을 높이는 방법을 살펴봤다. 이때 너무 큰 저항을 선택하면 컨버터의 출력 전압 정확도에 영향을 미칠 수 있는데, 이는 누출 전류가 컨버터의 피드백 핀으로 들어가기 때문이다.
그림 2는 저항성 피드백 디바이더(R1, R2)의 전류 경로를 보여준다.



이 그림에서 고정 피드백 누출 전류(I_FB)의 경우, R1(I_R1)을 통과하는 전류는 R1과 R2가 상승하면 떨어지는 것으로 관찰됐다.
따라서 디바이더 저항의 상승은 보다 큰 비율의 I_R1이 피드백 핀으로 흐르고 R2(I_R2)를 통과하는 전류가 감소하면, 피드백 핀 전압(V_FB)이 예상보다 낮아진다는 사실을 시사한다.
또한 이때 V_FB는 내부 레퍼런스 전압과 비교를 통해 출력 전압을 설정하기 때문에, 피드백 전압의 부정확성은 출력 전압을 부정확하게 만드는 것으로 나타났다. 이와 관련해 다음에 나타낸 방정식 1은 키르히호프 전류법칙(Kirchhoff’s Current Law)에서 비롯된 것으로, V_FB가 R1 및 R2와 상관관계에 있음을 보여준다.



여기서 I_FB는 실제 시스템에서는 고정돼 있지 않으며, 디바이스마다 달라질 수 있고 작동 환경에 따라서도 달라질 수 있음에 유의해야 한다. 누출 전류로 인한 출력 전압 변동을 최악의 시나리오에서 예측하기 위해, 이 계산에서는 I_FB에 지정된 최대값을 사용했다.

■ 설계 사례 2
방정식 1과 TI의 TPS62130 스텝다운 컨버터를 이용하여 피드백 디바이더 저항의 함수로서 피드백 핀 전압 및 해당 출력 전압을 그래프화했다(그림 3).



이 전압 그래프는 출력 전압 3.3V, 피드백 핀 전압 0.8V를 형성하는데 필요한 이상적인 저항들을 기초로 작성됐으며, 이때 참작된 유일한 오차 항은 데이터시트에서 지정된 100nA의 최대 피드백 누출 전류를 사용했다.
그림 3은 피드백 디바이더의 저항이 상승하면서 피드백 핀 전압이 감소하는 모습을 보여준다. 이 경우 피드백 핀 전압이 상쇄되기 때문에, 컨버터의 출력도 상쇄된 것으로 나타났다. 하지만 낮은 저항에서는 피드백 핀 전압에서 상쇄가 나타나지 않으므로, 출력은 설계된 대로 3.3V에서 조절됐다.
한편 권장된 최대값 400kΩ이 레지스터 R2에 사용됐을 때에는 전체 디바이더 저항이 1650kΩ으로 측정됐으며, 출력 전압에서 누출 전류는 최소한의 감소만을 발생시킨 것으로 확인됐다.

잡음 감도

저항성 디바이더는 컨버터 잡음의 주범 중 하나이다. 열 잡음(Thermal noi-se)으로도 알려져 있는 이 잡음은 4K_BTR으로 확인됐다. 여기서 KB는 볼츠만 상수(Boltzmann’s constant), T는 켈빈 온도, R은 저항을 의미한다. 디바이더에 큰 저항 값이 적용될 경우에는 이 잡음도 더 커지는 것으로 나타났다.
또한 큰 저항은 컨버터에서의 보다 많은 잡음으로 연결될 수 있다. 이러한 잡음은 AM 및 FM 무선파, 휴대 전화 신호, 스위칭 컨버터, PCB의 RF 트랜스미터 등 수많은 소스들은 물론 심지어 DC/DC 컨버터 그 자체에서도 생성되는 것으로 확인됐다.
특히 올바른 PCB 레이아웃 방식을 준수하지 않았을 때에는 이러한 현상이 더욱 두드러지게 나타날 수 있다. 이와 같은 현상은 저항성 디바이더가 피드백 핀과 결합돼 있기 때문에 컨버터의 폐쇄 루프(closed-loop) 게인에 의해 증폭돼 출력에서 드러나는 것으로 추정된다. 이 경우 다른 잡음 소스에 의한 취약성을 줄이려면 설계자는 피드백 저항을 낮추거나 보드 레이아웃을 개선 또는 쉴딩하는 방법을 고려할 수 있다. 이 중 피드백 저항을 낮추는 방법은 확실히 잡음 취약성을 감소시켜 준다. 그러나 그 대가로 효율성은 다소 떨어질 수 있다.

제어 루프, 과도응답, 컨버터 안정성

이론상 안정적인 컨버터는 네트워크 분석기로 측정했을 때 최소한 45° 이상의 페이즈 마진을 갖는 것으로 알려져 있다. 이 페이즈 마진은 출력 전압에 전혀 울림(Ringing)을 주지 않으며 혹시 주더라도 조금만 주기 때문에, 입력 전압 과도 현상이나 부하 과도 현상 과정에서 전압에 민감한 부하의 손상을 방지하는 것으로 확인됐다.
그리고 제어 토폴로지에 따라, 데이터시트는 저항성 피드백 네트워크에 피드포워드 커패시터(C_FF)를 사용하도록 요구하거나 권장할 수 있다. 이를 적용한 구조를 그림 4에 나타낸다.



그림에서 보여주는 것처럼 저항성 디바이더에 피드포워드 커패시터를 추가하면 제로 및 폴 주파수가 생기고, 이것은 컨버터의 페이즈 마진과 크로스오버 주파수를 상승시키는 페이즈 부스트를 생성해 보다 높은 대역폭과 안정적인 시스템을 가능하게 해준다.
그림 4의 회로 송신 기능을 토대로, 제로 주파수(f_z)와 폴 주파수(f_p)를 다음에 표시한 방정식 2와 3을 사용하여 각각 계산했다.



이 경우 제로 주파수와 폴 주파수는 저항성 디바이더와 피드포워드 커패시터에 사용된 값들과 상관 관계에 있는 것을 분명히 알 수 있었다. 따라서 저항 값을 높이거나 낮춰 효율성 및 전압 정확도, 잡음을 최적화하면 페이즈 부스트의 주파수 위치와 시스템의 전체 루프를 바꿀 수 있는 것으로 확인됐다.
여기서는 안정성을 확보하기 위해 이전의 제로 주파수나 데이터시트에서 권장된 제로 주파수를 기준으로(어떤 값이든 입수 가능한 값으로) 방정식 4를 사용해, 새로운 C_FF값을 계산했다.



■ 설계 사례 3
저항성 디바이더가 컨버터 안정성에 미치는 영향은 벅 컨버터를 이용해 확인할 수 있다. 여기서는 이를 검토하기 위해 TI의 TPS62240 벅 컨버터를 V_IN= 3.6V, V_OUT=1.8V, L_OUT=2.2μH, C_OUT=10㎌, 그리고 I_Load=300mA의 조건에서 사용했다.
그림 5와 그림 6은 서로 다른 세 가지 저항성 디바이더 네트워크에서 폐쇄 루프 응답과 해당 과도 응답을 보여준다.





이때 디바이더 네트워크의 컴포넌트를 바꾸면 벅 컨버터의 안정성이 어떻게 바뀌는지를 검토하기 위해, 각 네트워크마다 피드포워드 커패시터를 사용했다. 그리고 디바이더 네트워크 컴포넌트에 데이터시트에서 권장된 값을 적용하면(R1=365㏀, R2=182㏀, C_FF=22㎊), 컨버터는 59°의 페이즈 마진으로 안정적인 모습을 나타내는 것으로 관찰됐다. 약간의 출력 전압이 강하게 나타났을 뿐 진동이 전혀 없는 과도 응답을 통해 이를 확인할 수 있었다.
또한 피드백-디바이더 저항은 R1= 3.65㎾ 및 R2=1.82㎾에 비례해 축소됐지만 동일한 피드포워드 커패시턴스(C_FF=22pF)를 사용했을 때, 피드백 네트워크의 제로 및 폴 주파수 변화는 페이즈 부스트를 루프의 크로스오버 주파수로부터 멀리 이동시킨 것으로 나타났다. 이 주파수 응답은 컨버터가 40°의 페이즈 마진에서는 덜 안정적이었음을 시사한다.
이 컨버터의 과도 응답에서 출력 전압 강하가 보다 커지고 울림이 많아진 형태가 관측됨으로써 이와 같은 사실이 입증됐다. 때문에 원래의 주파수 응답과 안정을 유지하기 위해 새 피드백 저항 값에 대해 C_FF값을 다시 계산했다.
방정식 4에 보다 작은 저항 값을 사용할 경우엔 피드포워드 커패시턴스의 새 값으로 2200㎊를 도출할 수 있었다. 이것은 처음 조건의 값과 유사한 값을 보여준다. 이 컨버터는 페이즈 마진이 56°로 안정적이고, 그 과도 응답은 약간의 출력-전압 강하만 있을 뿐 진동은 전혀 없는 것으로 측정됐다.
피드포워드 커패시터를 제어 토폴로지에 사용하는 컨버터의 경우는, 저항성 디바이더의 값을 변경하면 컨버터의 안정성을 쉽게 떨어뜨릴 수 있는 것으로 확인됐다. 그러나 방금 살펴 본 사례는 이 값들을 변경해도 피드포워드 커패시턴스를 적절히 조절하면 동일한 주파수 응답과 과도 응답이 유지된다는 사실을 보여준다.

특수 사례 설계

일부 컨버터의 내부 보정은 설계자가 피드포워드 커패시터를 이용해 안정성을 높여야 할 경우, 특정 C_FF값을 요구한다. 이런 경우엔 방정식 4를 이용할 수 있다.
아니면 설계자는 데이터시트에서 권장된 설계 방정식을 사용해야 하는데 예를 들면 TI의 TPS61070 경우, 하이 사이드 피드백 레지스터(R1)의 내부 보정 기능을 사용할 수 있다. 이때 데이터시트는 다음과 같은 설계 방정식을 사용해 R1에 병렬로 커패시터를 추가하도록 권장한다.



결론

저항성 피드백 디바이더나 네트워크는 DC/DC 컨버터의 효율, 출력 전압 정확도, 잡음 감도, 안정성에 영향을 미친다. 이들을 사용해 특정 데이터시트에서 제시된 성능을 달성하기 위해서는 피드백 컴포넌트에 대해, 관련 데이터시트에서 권장된 값들을 사용해야 한다.
하지만 그 밖의 경우에는 일부 설계 목표의 달성을 위해 시스템 요건상의 권장 사항에서 벗어나야 하는 경우도 분명 있다. 이러한 경우에 대응해 여러 파라미터들의 조절 방법을 설계자가 잘 이해하고 있는다면 애플리케이션의 필요에 맞춰 저항을 늘리거나 줄일지 적절히 선택할 수 있을 것으로 보인다.