개요

 

다중화(muxed) SAR(successive approximation register) ADC 애플리케이션은 크기와 전력의 제약이 있는데, 이들 제약은 종종 채널당 아날로그 신호 체인 설계 선택에 따라 달라진다. 이 글에서는 다중화 SAR ADC에 아날로그 입력 high-Z(고 임피던스) 기술을 사용함으로써 어떻게 성능과 정확도를 떨어트리지 않으면서 솔루션 크기와 전력 소모를 크게 줄일 수 있는지 알아본다. 

 

머리말

 

다중화 SAR ADC는 시스템에서 다양한 변수들을 연속으로 모니터링해야 하는 애플리케이션에 흔히 사용된다. 광 통신 애플리케이션에서는 레이저 바이어싱을 광 전력 측정을 통해 모니터링할 수 있으며, VSM 애플리케이션에서는 전극으로부터 EEG/ECG 신호를 모니터링할 수 있다. 이들 다중화 애플리케이션은 공통적으로 다음과 같은 요구 사항들이 있다. 

 

∙ 모니터링해야 할 채널이 많다. 일반적으로, ADC가 모든 채널을 순서대로 처리한다.
∙ 대체로 채널들의 전압이 서로 연관성이 없다.
∙ 시스템 차원의 풋프린트와 전력 소모의 제약이 크다.

 

이러한 요건들 때문에 해결해야 할 몇 가지 과제들이 있다. ADC가 어느 한 채널에서 변환을 마치면 ADC 내의 샘플링 커패시터가 해당 채널의 전압으로 충전된다. 샘플링 커패시터 상의 이 전압이 시퀀스 상의 그 다음 채널 전압과 크게 차이가 나면, 샘플링 커패시터가 허용된 포착 시간 안에 새로운 전압으로 정확하게 안정화하도록 신호 체인을 설계해야 한다. 기존에 이 문제에 대한 해결책은 RC 필터와 함께 광대역 드라이버 증폭기를 사용하는 것이었다. 그림 1은 이러한 기존 신호 체인을 보여준다.
 
 

 

센서는 전압 또는 전류를 출력할 수 있으며, 센서 인터페이스 회로는 각각 계측 증폭기(InAmp) 또는 트랜스 임피던스 증폭기(TIA)일 수 있다. 커패시터는 통상적으로 NP0/C0G 타입이다. 다른 유형들은 상당한 왜곡을 유발할 수 있기 때문이다. NP0 커패시터는 선형성은 높지만 밀도가 낮다. 또한 NP0 커패시터는 ADC의 내부 샘플링 커패시터보다 값이 훨씬 높은 것이 선택된다. 이 커패시터는 다음과 같은 두 가지 중요한 기능을 수행한다. 

 

∙ ADC 샘플링 커패시터로부터 킥백을 낮춘다.
∙ 요구되는 안정화 대역폭 이상으로 잡음을 필터링함으로써 신호 체인의 광대역 잡음을 낮춘다.

 

기존 신호 체인에서는 각 채널별로 드라이버 증폭기와 대용량 커패시터를 사용해야 한다. 이들 각각의 드라이버 증폭기는 수십에서 수 mA의 전류를 소모한다. 각각의 커패시터는 여유 간격까지 포함해서 약 1㎟의 보드 면적을 차지할 수 있다. 많은 채널에서 이러한 신호 체인을 반복해야 하므로 이는 시스템 풋프린트와 전력 소모에 부정적인 영향을 미친다. 이는 오늘날 다중화 SAR ADC 애플리케이션에서 해결해야 할 중요한 과제 중 하나다.
 

 

입력 high-Z 기술이란?

 

아날로그 입력에 있어 high-Z 기술이란 정적 전력이나 연속적 전력을 소모하지 않으면서 ADC의 유효 입력 임피던스를 크게 높일 수 있는 일련의 회로 기법을 말한다. 이는 ADC 입력을 구동하기 쉽게 만든다. 일례로 다중화 ADC가 채널 N – 1에서 변환을 하고 그 다음에 변환될 채널은 채널 N이라고 가정해 보자. 채널 전압의 샘플링은 CNV(convert start) 상승 에지에서 이뤄진다.

 

그림 2에서 첫 번째 CNV 상승 에지에서 채널 N–1의 전압을 샘플링한다. 그 다음에는 ADC가 채널 N–1에서 샘플링한 전압을 변환한다. 변환 후에는, 입력 high-Z 기술을 사용하지 않을 때는 ADC가 시퀀스 상의 다음 채널(채널 N)에 대한 포착 작업을 수행한다. 채널 N의 전압은 이제 ADC 커패시터가 충전되는 채널 N-1의 전압과 크게 차이 날 수가 있다.

 

이는 채널 N에 상당한 전압 킥(voltage kick)을 일으키고(파란색 점선), 이 때문에 샘플링 순간(CNV의 두 번째 상승 에지)에 채널 전압에 커다란 오차가 생긴다. 이에 따라 이러한 킥을 흡수하기 위한 대용량의 외부 커패시터와, 요구되는 전하를 공급하기 위한 드라이버 증폭기가 필요하다. 

입력 high-Z 기술을 사용할 때는, 실제 포착을 시작하기에 앞서, ADC의 내부 샘플링 커패시터가 포착하고자 하는 채널의 현재 전압까지 충전된다. 채널 N–1에서 변환을 하고 난 다음 곧바로 high-Z 위상이 끼어들어서 ADC 샘플링 커패시터를 채널 N의 현재 전압으로 정확하게 충전한다. 이는 ADC 샘플링 커패시터가 외부 입력에 연결되었을 때 어떠한 전하도 소싱하지 않고 어떠한 킥백도 일으키지 않는다는 것을 뜻한다.

 

실제로 내부 스위치의 전하 주입(첫 번째 전하 킥)으로 인해 약간의 잔류 오차가 있는 경우가 많다. 하지만 이 약간의 잔류 오차는 채널 N의 샘플링 순간에 사실 미미한 수준의 안정화 오차를 일으킨다. high-Z 기술 사용과 관련한 이 전하 오차는 시스템의 안정화 역학에 상당한 향상을 가져올 수 있다. 

 

채널 N 상에서 샘플링이 완료되면 ADC는 변환 작업을 수행해야 한다. 그래서 내부 스위치들이 ADC 샘플링 커패시터를 외부 입력으로부터 차단한다. 그 결과, 스위치 개방 전하 주입으로 인한 두 번째 전하 킥이 일어난다.

 

통상적으로 두 번째 전하 킥은 안정화하기까지 더 오랜 시간이 걸리므로, 첫 번째 전하 킥의 크기가 채널의 안정화 오차를 결정한다. 따라서 첫 번째 전하 킥의 크기를 최소화해야 한다. 아나로그디바이스의 AD4696(가장 최신의 다중화 SAR ADC)은 EasyDrive 기능 세트의 일부로서 입력 high-Z 기술을 포함하고 있다.

 

그 결과, AD4696은 채널 상에서의 포착을 극히 매끄럽게 시작하고, 각 채널에서 킥백 흡수 커패시터와 드라이버 증폭기를 필요로 하지 않는다. 그러므로 시스템 풋프린트와 전력 소모를 크게 줄일 뿐 아니라, 그림 3에서 보듯이 신호 체인을 대폭적으로 간소화한다.

 

 

AD4696 제품군에 구현된 입력 high-Z 기술의 중요한 이점 중 하나는 high-Z 기능을 수행하는 회로들 모두가 컨버전 속도에 맞춰 공급전원을 켜고 끌 수 있다는 것이다. 따라서 high-Z 기능의 전력 소모는 코어 SAR ADC 자체와 마찬가지로, ADC의 쓰루풋에 따라 선형적으로 증가한다.

 

이는 기존의 경직된 신호 체인 설계와 비교할 때 훨씬 더 높은 유연성을 제공한다. 입력 high-Z 기능은 AD4696의 LTspice® 모델에도 포함돼 있다. 첫 번째와 두 번째 전하 킥이 정확하게 모델링됨으로써, 신호 체인 설계의 안정화 아티팩트를 신뢰성 있게 시뮬레이션할 수 있다. 

 

몇 가지 고려사항

 

앞에서, NP0 커패시터가 신호 체인에 광대역 잡음 필터링 기능도 제공한다고 했다. 그런데 이 커패시터를 없애고자 하는 것이기에 이제 잡음을 필터링하기 위한 다른 방법을 찾아야 한다. 동일한 유효 신호 체인 잡음 대역폭을 달성하기 위한 간단한 방법은 외부 직렬 저항을 늘리는 것이다.

 

AD4696은 240Ω 정격의 내부 저항과 직렬로 연결되는 60pF 내부 커패시터를 포함하고 있다. 외부 저항을 설정함으로써, 신호 체인 잡음 대역폭을 원하는 값으로 조절할 수 있다. NP0 커패시터를 없애기 때문에 외부 저항이 신호 체인의 잡음 성능, 선형성, 정확도를 위해 중요한 역할을 한다.

 

낮은 값의 저항은 샘플링 전하 킥을 빠르게 안정화하고, 그 결과 선형성과 정확도를 높인다. 대신에 더 높은 유효 잡음 대역폭으로 인해 전반적인 잡음 수준이 높아진다. 반면에 높은 값의 저항은 잡음을 더 잘 필터링하는 대신에 선형성과 정확도를 떨어트린다.

 

뒷부분에서 설명하다시피, AD4696에 사용된 high-Z 기술의 가장 큰 장점은 높은 값의 저항을 사용하면서도(더 우수한 잡음 필터링 특성) 선형성과 정확도를 떨어트리지 않는다는 것이다. 그러므로 신호 체인에서 잡음, 선형성, 정확도, 전력 소모, 솔루션 크기 등 모든 파라미터를 최적화할 수 있게 한다.

 

측정 결과

 

2kΩ 외부 저항을 사용하고 NP0 커패시터는 없앤 상태에서 측정을 실시했다. 이 결과를 보면, 아날로그 입력 high-Z 기술을 사용함으로써 AC 및 DC 성능을 크게 향상할 수 있다는 것을 알 수 있다. AD4696의 코어 ADC를 1MSPS로 실행하고 라운드 로빈 시퀀스로 채널 수를 점점 더 늘려가면서 실험을 실시했다. 한 채널에서 데이터를 수집하고, 시퀀스 상의 다른 채널들에는 0V 입력을 제공했다. 

 

 

그림 4는 1kHz, -1dBFS 톤일 때 해당 채널의 왜곡 성능을 보여준다. high-Z 기술을 사용하지 않은 상태에서 채널들을 시퀀싱할 때는 샘플링 커패시터가 후속 채널 전압으로 충전되지 않기 때문에 비선형적인 안정화 오차가 발생한다. 이는 상당한 왜곡을 유발한다. 이에 반해, high-Z 기술을 사용할 때는 왜곡 성능이 크게 향상된다.

 

그림 5는 high-Z 기술을 사용할 때와 사용하지 않을 때 DC 정상 상태(steady-state) 안정화 오차를 보여준다. 이 테스트에서, 해당 채널로는 풀스케일에 가까운 입력을 제공하고, 시퀀스 상의 다른 채널들은 0V로 구동했다. 시퀀스에 채널 수를 점점 더 늘려가면서 해당 채널에서 변환을 실시했다. 평균 출력 코드가 예상되는 코드와 얼마나 차이가 나는지 그림을 통해 볼 수 있다.

 

코어 ADC를 1MSPS보다 낮은 쓰루풋으로 실행할 때는 아날로그 프런트 엔드 잡음 에일리어싱을 제한하기 위해 사용자가 유효 신호 체인 잡음 대역폭을 추가로 더 낮춰야 할 수 있다. 그러기 위해서는 더 높은 저항 값이 필요할 것인데, high-Z 기능은 이러한 조건에서 성능을 유지하는 데 크게 도움이 된다.

 

맺음말

 

AD4696 제품군에 구현되어 있는 입력 high-Z 기술은 다중화 SAR ADC 애플리케이션에서 높은 수준의 AC 성능과 DC 정확도를 유지하면서도 시스템 차원의 전력 소모를 낮추고, 풋프린트를 작게 하며, 부품 수를 줄여준다. 또한 각 채널별 전용 드라이버 증폭기와 킥백 흡수 커패시터를 사용할 필요가 없게 해준다.

 

high-Z 기능 자체의 전력 소모는 ADC의 쓰루풋에 따라 선형적으로 증가하므로 시스템 레벨 설계에 탁월한 유연성과 융통성을 제공한다. AD4696의 LTspice 모델링을 활용해 사용자는 설계하고자 하는 어떠한 시스템에서든 전하 킥의 영향을 시뮬레이션할 수 있다. 

 

헬로티 서재창 기자 |