오늘날 전원장치 디자이너들은 스위칭 속도는 더 높이면서 손실은 줄이고, 보드 면적을 최대한 절약하면서, 총 유지비용(TCO)은 최소화하려는 과제에 직면하고 있다. 여기서는 GaN과 같은 수준의 스위칭 손실을 달성하는 슈퍼 정션 MOSFET을 사용함으로써, 하드 스위칭 애플리케이션과 소프트 스위칭 애플리케이션이 직면하고 있는 설계 및 비용상 과제를 해결하는 방법에 대해 설명한다.

오늘날 전원장치 디자이너들은 스위칭 속도는 더 높이면서 손실은 더 줄이고, 보드 면적을 최대한 절약하면서, 총 유지비용(TCO)은 최소화하려는 과제에 직면하고 있다.
최신 초접합(SJ, superjunction) MOSFET기술은 GaN과 같은 수준의 스위칭 손실을 달성하는 동시에 온-상태 저항을 낮추어 첨단 하드 스위칭 및 소프트 스위칭 애플리케이션이 직면하고 있는 이러한 문제들을 해결하는데 중요한 역할을 한다.
 
전력 변환 시의 요구사항

오늘날 하이엔드 전력 변환 애플리케이션은 운영비용을 최소화하여 총 소유비용을 최소화하는 등 효율 극대화가 중요한 애플리케이션과 높은 수준의 효율을 달성하면서 제한적인 BOM(bill of materials), 비용, 폼팩터 요구를 충족해야 하는 애플리케이션 등으로 구분할 수 있다.
전자의 예로는 초대규모 데이터 센터와 통신 기지국을 들 수 있는데, 이러한 애플리케이션에서는 최대 98%에 이르는 전원장치 효율을 요구한다. 또한 후자의 예는 엔터프라이즈 서버로서 효율은 약 94% 수준이나 보드 공간을 절약하고 전체적인 BOM을 줄임으로써 디자인 비용을 낮추는 것이 중요하다.
어떠한 경우를 보든, 특정 애플리케이션의 요구를 충족하도록 SMPS (switched mode power supply) 디자인을 최적화해야 한다. 이를 위해서는 다양한 방식의 SMPS 토폴로지를 적용할 수 있는데, 이러한 토폴로지들은 어떻게 동작하느냐의 측면에서 하드 스위칭(hard switching)과 소프트 스위칭(soft switching)으로 구분할 수 있다.
PFC(power factor correction)와 같은 하드 스위칭 토폴로지에서는 트랜지스터를 온 오프로 스위칭할 때 전압과 전류에 중첩이 발생한다. 이러한 중첩 때문에 에너지 손실이 발생하며 스위칭 속도를 높임으로써, 이러한 손실을 최소화할 수 있다. 하지만 이런 방법을 사용하면 EMI 동작에 영향을 미칠 수 있다.
LLC 공진 컨버터 등 소프트 스위칭 토폴로지에서는 트랜지스터를 온 또는 오프로 스위칭하기 앞서 전압이나 전류를 0이 되도록 한다. 이렇게 하면 손실 측면에서 유리할 뿐만 아니라 매끄러운 공진 스위칭 파형 덕분에 EMI를 최소화할 수 있다.
SMPS 디자이너에게 있어서 전력 MOSFET의 선택은 무엇보다도 중요하다. 오늘날 전원장치는 높은 전압과 높은 주파수에서 효율적이고 신뢰할 수 있게 스위칭할 수 있는 디바이스를 요구한다.
이러한 요구를 충족하기 위해 최근 몇 년 사이에 기존의 planar MOSFET에서 슈퍼 정션(superjunction) 기술을 사용한 MOSFET으로 전환되고 있다. 이러한 MOSFET은 그 동안 하드 스위칭 디자인에 주로 사용되어 왔으나, 최근에는 기술이 진보함에 따라 하드 스위칭과 소프트 스위칭 요구를 둘 다 충족하는 SJ MOSFET이 등장하기에 이르렀다.
 
슈퍼 정션 MOSFET

기존의 MOSFET은 드레인 드리프트 영역에서 두꺼운 에피택셜(epitaxial) 층과 옅은 도핑을 결합하는 것으로서 전압 블로킹 성능을 구축했다. 이를 통해 드레인 영역이 전체적 디바이스 저항의 95%를 차지하게 됐다.
하지만 SJ 트랜지스터에서는 이와는 다른 드레인 구조를 도입함으로써 전압 블로킹을 희생하지 않으면서도 면적당 저항을 낮출 수 있도록 했다. SJ 기술은 칩 면적을 줄임으로써 전도 손실을 낮출 뿐만 아니라 커패시턴스를 낮추고 스위칭 손실을 낮추도록 한다. 그림 1(a)는 SJ 디자인의 두 가지 핵심적인 원리를 보여준다.
첫 번째 원리는 턴온 상태일 때 메인 전류 경로가 기존의 고전압 MOSFET보다 더 진하게 도핑된다는 점이다. 이는 면적당 온-상태 저항(R_DS(ON)*A)을 크게 낮추는데, 이를 통해 전도 손실 또한 낮출 수 있다.
둘째 원리는 턴오프 상태일 때는 적정한 크기와 도핑 수준의 p 기둥(p-column)을 사용해서 ‘보상적 구조’를 제공함으로써, 진하게 도핑된 전류 경로를 평형을 이루게 한다는 점이다. 이는 순수 전하가 0인 공백 전하 구역을 생성하여 높은 블로킹 전압이 가능하도록 한다.
그림 1(b)는 최신 세대 SJ 기술인 CoolMOS™ C7의 구조를 보여준다. C7에 이르러서는 이전 세대 SJ 기술과 비교 간격이 훨씬 더 촘촘한 고-종횡비(가로세로 비율) 보상 구조를 사용하고 있다. 이를 통해 업계에서 가장 낮은 온 저항 정격과 GaN 수준의 스위칭 손실 등 주요한 성능 향상을 달성했다.

그림 1. 슈퍼 정션의 원리(좌), CoolMOS C7의 구조(우)

 
‌CoolMOS 600V C7 … 한계를 넘다

CoolMOS C7 600V MOSFET 제품군은 하드 스위칭 토폴로지와 소프트 스위칭 토폴로지 모두의 성능, 효율, 전력 밀도 요구를 충족한다는 점에서 진정한 ‘범용’ 기술을 제공한다고 할 수 있다. 이들 디바이스는 또한 업계에서 처음으로 mm²당 1W인 R_DS(ON)*A한계를 넘어섰다.
예를 들자면 TO-247 패키지에서 최대 R_DS(ON)는 단 17mW에 불과하여 이전 세대인 650 V C7 SJ 디바이스보다 약 10% 향상된 것이다. TO-220/D2PAK의 경우에도 최대 RDS(ON)가 겨우 40 mΩ에 불과하며, 이는 가장 경쟁력 있는 타사 제품에 비해 36%나 낮은 수치이다.
또한 C7 반도체 구조는 스위칭 손실을 낮추는데, 이는 이전 SJ 기술에 비해 낮은 Typ 게이트 전하(Q_g)(107nC@40mΩ)와 낮은 게이트 드레인 전하(Q_gd)때문이다.
전자는 그림 2에서 설명한 바와 같이 게이트 구동 손실을 낮추는 데 도움이 되며, 후자는 스위칭 시간 및 손실 관련해 중요한 파라미터이다.
그림 3에서 보는 것과 같이 C7 구조를 채택함으로써, 출력 커패시턴스(C_OSS)를 향상시킬 수 있게 되었다는 것도 주목할 만한 점이다. 그림 3에서는 CoolMOS C7과 이전 CoolMOS C6 세대의 C_OSS를 비교했다.

그림 2. SJ MOSFET의 게이트 전하(Q_g)비교

그림 3. SJ MOSFET의 출력 커패시턴스(C_OSS)비교

그림 3을 보면, C7은 저전압 구역에서는 C_OSS 수치가 더 높다가 전압이 상승함에 따라 다른 SJ 기술들에 비해서 좀 더 빠르게 이 수치가 하강하고, 고전압 구역에서는 훨씬 더 낮다는 것을 알 수 있다.
저전압 구역에서 커패시턴스가 더 높다는 것은 C7이 턴오프 에너지(E_off)가 더 낮다는 것을 의미한다. 또한 고전압 구역에서 커패시턴스가 더 낮은 것은 더 빠르게 dv/dt 전이를 가능하게 한다는 것을 뜻한다. 뿐만 아니라 저전압 구역에서는 C_OSS가 점차 떨어지다가 고전압 구역에서는 C_OSS가 낮아진다는 점을 볼 때, 정격 DC 링크 전압일 때의 E_OSS를 이전 세대 대비 약 절반으로 낮춘 것이다(C_OSS가 E_OSS의 대부분을 차지, E_OSS는 출력 커패시턴스로 저장되는 전체적인 에너지 수치).
하드 스위칭 애플리케이션에서는 이 에너지가 바로 고정적 손실이 되기 때문에 경부하 시에 손실의 상당 부분을 차지하게 된다.
반면, 다른 대부분 손실들은 부하 종속적이기 때문에 부하가 감소함에 따라서 눈에 띄게 감소한다. 결국 E_OSS가 감소함으로써, 하드 스위칭 디자인을 사용하더라도 고가인 GaN 기술로 달성할 수 있는 수준으로 경부하 시의 효율을 향상시킬 수 있다.
 
‌PFC와 LCC 디자인에 사용할 때의 이점

600V CoolMOS C7 기술로 달성된 향상된 성능은 앞에서 언급된 바와 같이 효율을 중요시하는 애플리케이션과 비용/BoM 절감을 중요시하는 애플리케이션 모두를 충족시킨다.
그림 4에 65kHz로 동작하는 CCM(Continuous Conduction Mode) PFC(Power Factor Correction) SMPS에서 600V C7 MOSFET과 CoolMOS CP 제품의 효율을 비교했다.

그림 4. 하드 스위칭 PFC 디자인으로 손실 감소

이 그림에서는 TO247-4 패키지로 제공되는 C7이 CoolMOS CP에 비해서 0.7%의 경부하 효율 향상을 거두고 있으며, 전체적인 부하 범위에 걸쳐서는 평균적으로 0.4% 효율 향상을 이루고 있다는 것을 알 수 있다.
이와 같은 PSU의 효율 향상을 통해 결과적으로 에너지 손실을 줄이며 궁극적으로 총 유지비용을 절감할 수 있게 됐다. 예를 들어서 평균적으로 50% 부하로 작동되는 2.5kW 서버 PSU라고 했을 때, 이와 같은 효율 향상은 에너지 비용을 전반적으로 9% 줄일 수 있게 된 것이다.
뿐만 아니라 줄어든 열 손실로 인해 더 고밀한 폼팩터로 우수한 성능을 달성할 수 있으며, 결과적으로 추가적인 보드 공간 절약을 가능케 한다.
그림 5에 하이엔드 600W LLC 공진 컨버터 디자인에서의 효율을 비교했다. 여기서는 부하 전류에 따른 효율을 비교했는데, 이 경우에도 600 V C7 기술이 모든 부하 조건에서 가장 높은 효율을 달성했다.

그림 5. 소프트 스위칭 LLC 디자인으로 최대 효율 달성

 
두 배의 스위칭 주파수 가능

Q_g,C_OSS,E_OSS의 향상으로 스위칭 손실이 감소함으로써, 효율을 떨어트리지 않으면서 더 높은 스위칭 주파수를 가능하게 했다. 한 예로, 테스트 과정에서 C7 기술은 이전 CP 기술을 사용할 때 주파수의 두 배에 달하는 130kHz로 스위칭할 수 있으며, 이 때 경부하 효율은 단 0.2%만 떨어지는 것으로 나타났다.
만약 동작 주파수를 두 배로 높인다면 보드 공간과 BOM 비용을 크게 낮출 수 있다. 이는 필요한 인덕터 소자의 정격(크기)을 절반으로 줄일 수 있기 때문이다. 그러면 자기 소자의 비용을 많게는 30%까지 절약할 수 있다.
 
패키징을 통한 풀부하 효율 향상

인피니언은 반도체 프로세스 뿐만 아니라 패키징 기술 또한 향상시켰다. 600V C7 CoolMOS 제품군은 TO-247 4핀 패키지를 포함하는데, 이 패키지는 MOSFET 소스에 대해서 추가적인 배선을 제공한다.
TO-247 4핀 패키지는, 일반적인 게이트 구동 구조에서 고속 전류 트랜션트가 소스 기생 인덕턴스 상에서 전압 강하를 일으킬 수 있는 문제를 해결하고자 개발됐다. 이러한 전압 강하는 구동 전압에 역으로 작용하여, 스위칭 속도를 늦추고 그에 따른 에너지 손실을 증가시킨다.
TO-247 4핀 패키지는 소스에 대한 이 추가적인 ‘소스 검출’ 배선이 드라이버에 대해서 레퍼런스 전위로서 작용함으로써 게이트 구동 루프 상에서 소스 인덕턴스를 제거하고 게이트로 방해 받지 않는 신호를 제공한다. 이로 인해 더 높은 대부하 효율을 가능하게 할 뿐만 아니라 애플리케이션에 따라서는 R_DS(ON)이 더 높은 MOSFET을 사용할 수 있으므로 결과적으로 BOM 비용을 낮출 수 있다.
 
제품 포트폴리오 및 지원

CoolMOS C7 600V MOSFET 제품군은 일차적으로 TO-220, TO-247, TO-247 4핀 패키지로 최대 R_DS(ON)정격이 180mW에서 40mW에 이르는 제품들을 제공한다.
인피니언은 디바이스와 함께 CoolMOS C7 600V MOSFET을 기반으로 한 애플리케이션 전용 평가 보드와 레퍼런스 디자인을 비롯한 포괄적인 지원을 제공한다. 130kHz 800W CCM PFC 보드, 2.5kW PFC 디자인, 12V 50A 출력 하프브리지 600W LLC 보드 등이 포함된다.

<Franz Stückler _ 인피니언 테크놀로지스>