개요
이 글에서는 연속시간(CT) 시그마-델타 ADC의 동작 원리와 응용 분야를 설명하고, 이산시간(DT) 방식과 비교해 각각의 장점과 단점을 살펴본다. 또한 아나로그디바이스(Analog Devices)의 신호 체인 시뮬레이션 툴인 시그널 체인 디자이너(signal chain designer)를 활용해 다양한 사용 환경에서 CT 시그마-델타 ADC의 특성을 분석 및 평가한다.
머리말
시그마-델타 아날로그-디지털 컨버터(ADC)는 24비트 이상의 유효 비트 수(ENOB)를 손쉽게 구현할 수 있어 마이크로 신호를 정밀하게 측정하는 용도에 매우 적합하다. 이러한 ADC는 전자저울, 압력계, 산업용 온도 센서(예: 저항온도검출기(RTD) 및 열전대), 고음질 오디오 녹음 및 재생, 그리고 심전도(ECG)와 뇌파(EEG) 같은 생체 신호 모니터링 등 다양한 분야에 널리 사용되고 있다.
SAR(successive approximation register) ADC나 파이프라인 ADC와 비교할 때, 기존의 시그마-델타 ADC는 속도를 희생하는 대신 정밀도를 높이기 위해 오버샘플링과 평균화가 필수인 구조를 채택하고 있어, 출력 데이터 속도가 제한될 수밖에 없었다. 그러나 연속시간(CT) 시그마-델타 ADC의 등장으로 출력 속도는 초당 수백 샘플 수준에서 메가샘플(MSPS) 수준으로 크게 향상되었으며, 이에 따라 적용 가능한 분야도 크게 확대되었다. 이 글에서는 CT 시그마-델타 ADC의 구조를 살펴보고, 이산시간(DT) 방식과의 차이점을 비교·분석한다.
산업 분야에서 시그마-델타 ADC는 주로 정밀 신호 측정에 사용되므로, 신호대노이즈비(SNR)와 유효 비트 수(ENOB)가 성능 평가의 핵심적인 지표로 활용된다. 이 글에서는 아나로그디바이스(ADI)의 신호 체인 시뮬레이션 툴인 시그널 체인 디자이너(signal chain designer)를 이용해 직류(DC) 전압, 중·고주파 교류(AC) 전압, 압력 센서, 전류 검출기 등 대표적인 산업용 측정 환경을 모델링하고, CT 방식의 AD4134와 DT 방식의 AD7768-1을 기준으로 각각의 SNR 및 ENOB 성능을 비교·분석한다.
DT 시그마-델타 ADC의 기본 구조
▶ 모듈레이터
그림 1은 시그마-델타 ADC의 전체 블록 다이어그램을 보여주며, 여기서 모듈레이터는 핵심 모듈로서의 기능을 수행한다. DT 시그마-델타 구조에서는 아날로그 입력 신호가 먼저 샘플-앤-홀드(S&H) 회로를 거친 후 모듈레이터 루프로 입력된다. 모듈레이터는 오버샘플링 클럭 주파수로 동작하며, 매 클럭 주기마다 양자화기를 통해 출력을 갱신한다. 이 과정에서 고속의 저비트 디지털 비트스트림이 생성되며, 이 비트스트림은 이후 디지털 필터와 데시메이션 단계의 입력으로 사용된다.
1차 시그마-델타 모듈레이터는 다음과 같은 단순 선형 모델로 설명할 수 있다.
X(z): 입력 신호
E(z): 양자화 노이즈(가산 백색노이즈로 가정)
H(z) = Z⁻¹ / (1 − Z⁻¹): 적분기(지연 누적기)
Y(z): 출력 신호
피드백 제어 이론에 따라, 출력은 다음과 같이 표현된다:
Y(z) = X(z) · STF(z) + E(z) · NTF(z)
여기서,
신호 전달 함수(STF): STF(z) = Z⁻¹ (순수한 시간 지연을 의미)
노이즈 전달 함수(NTF): NTF(z) = 1 − Z⁻¹ (고역통과 필터 특성을 의미)
이를 주파수 영역으로 변환하기 위해 Z = ejωt를 대입하면, 노이즈 성분의 크기는 다음과 같이 표현된다:
|NTF(f)| = 2 sin(πf/fs)
주파수가 0Hz(DC) 또는 매우 낮은 주파수에 가까워질수록 |NTF(f)| 역시 0에 가까워진다. 이는 저주파 영역에서 양자화 노이즈가 크게 억제됨을 의미한다.
시스템 관점에서 보면, 모듈레이터의 차수가 높아질수록 노이즈 전달 함수(NTF)의 영점 개수가 증가해 더 많은 양자화 노이즈가 신호 대역 밖으로 이동하게 된다. 이러한 주파수 영역의 특성은 전체적인 신호대잡음비(SNR) 향상으로 이어진다. 1차 시그마-델타 모듈레이터를 예로 들면, SNR은 다음 공식을 이용해 추정할 수 있다.
이 공식에서 알 수 있듯이, 모듈레이터의 차수가 높을수록 더 우수한 SNR 값을 얻을 수 있다. 또한 이 공식에는 오버샘플링 비율(OSR)도 포함되어 있다.
▶ 오버샘플링
아날로그 입력 신호를 샘플링 레이트(FS)로 샘플링하면 나이퀴스트 주파수(Nyquist frequency)는 FS/2가 된다. 일반적으로 DC부터 FS까지의 전체 주파수 대역에서는 노이즈가 약 1LSB 크기로 균일하게(평탄하게) 분포한다. 그림 2(a)는 일반적인 SAR ADC의 특성을 보여준다. 아날로그 입력을 샘플링하면 관심 대역인 DC부터 나이퀴스트 주파수까지 노이즈 플로어가 거의 일정하게 유지된다.
그림 2(b)는 샘플링 주파수를 FS 대신 KFS로 높였을 때의 결과를 보여주며, 여기서 OSR K는 통상적으로 16배 또는 32배이다. 이 샘플링 주파수는 관심 신호 대역폭(DC~FS/2)보다 훨씬 더 높다. 오버샘플링은 여러 가지 장점을 제공하는데, 가장 대표적인 장점은 안티앨리어싱 필터(AAF) 설계를 간소화할 수 있다는 점이다.
그렇다면 오버샘플링의 가장 큰 이점은 무엇일까? 먼저, 그림에서 보듯이 샘플링 주파수가 KFS로 증가하기 때문에 나이퀴스트 대역도 원래 대역보다 훨씬 더 넓어진다. 전체 통합 노이즈 전력은 일정하게 유지되지만, 훨씬 더 넓은 주파수 범위로 분산되어 퍼지게 된다. 그 결과, 관심 주파수 대역인 베이스밴드 내의 노이즈 스펙트럼 밀도가 크게 감소한다.
요약하면, 아날로그 입력을 오버샘플링 함으로써 얻을 수 있는 가장 큰 이점은 신호 대역 내(in-band)의 노이즈 감소이다. 일반적으로 OSR이 2배 증가할 때마다 SNR은 약 9dB씩 향상되며, 이는 분해능이 약 1.5비트 증가하는 것과 같은 효과를 제공한다.
▶ 노이즈 셰이핑과 데시메이션
오버샘플링 다음 단계는 디지털 필터링 단계로, 일반적으로 싱크(sinc) 필터로 구현된다. 노이즈 대역을 다시 한번 살펴보면, 노이즈가 더 넓은 주파수 대역에 분산되므로, 신호 대역 내의 노이즈는 더욱 감소하게 된다. 시그마-델타 컨버터의 가장 중요한 특징은 노이즈 셰이핑으로, 이는 노이즈를 더 높은 주파수 영역으로 밀어냄으로써 관심 신호 대역의 노이즈를 억제한다. 이러한 스펙트럼 재분배 과정은 그림 2(c)에 나타나 있다. 이러한 노이즈 셰이핑 효과로 인해, 디지털 필터는 신호 대역 바깥의 고주파 노이즈 성분을 손쉽게 감쇠할 수 있다.
다음 단계는 데시메이션이다. 데시메이션은 신호와 노이즈를 평균화하는 개념을 기반으로 한다. 디지털 필터의 출력을 다운샘플링하면 신호가 좀더 평균화되는데, 이 과정은 신호를 저역통과 필터에 통과시키는 것과 수학적으로 동일한 효과를 나타낸다. 직관적으로 보면, 데시메이션은 신호 품질을 더욱 향상시키고, 노이즈 플로어를 더 낮춘다.
CT 시그마-델타 ADC 구조
DT 시그마-델타 ADC는 아날로그 입력 신호를 먼저 S&H 회로에서 샘플링한 후 모듈레이터로 전달한다. 반면 CT 시그마-델타 ADC는 이러한 전단 S&H 회로가 필요하지 않다. 입력 신호는 모듈레이터로 직접 전달되며, 실제 샘플링은 그림 3과 같이 양자화기(quantizer) 단계에서 이루어진다.
DT 구조에서 S&H 회로의 입력은 용량성 입력 임피던스를 갖는다. 내부 샘플링 커패시터는 매우 짧은 샘플링 시간 안에 충분히 충전되어야 한다.
불안정하거나 아직 안정화되지 않은 신호를 샘플링하는 것을 방지하기 위해, 샘플링 커패시터가 신속하게 충전된 후 링잉 없이 안정화되도록 드라이버 회로를 설계하는 것은 상당한 기술적 과제이다. 이러한 요구 사항을 충족하려면 일반적으로 고속·고정밀 연산 증폭기(op amp)가 필요한데, 이들 부품은 가격이 높은 경우가 많아 시스템의 부품원가(BOM)를 높일 뿐 아니라 PCB 면적도 증가시키는 요인이 된다.
반면 CT 시그마-델타 ADC는 S&H 회로를 제거했기 때문에, 그림 4와 같이 입력단이 저항성 입력 임피던스를 갖는다. 일반적으로 저항성 부하 구동은 용량성 부하 구동보다 훨씬 더 용이하다. 따라서 출력 임피던스가 낮은 신호 소스라면 ADC에 직접 연결할 수 있는 경우가 많으며, 그 결과 전반적인 신호 체인을 간소화할 수 있다.
또한 CT 시그마-델타 모듈레이터는 적분기, 양자화기, 피드백 루프를 포함하고 있으며, 이를 통해 모듈레이터의 출력을 연속으로 추적 및 보정한다. CT 시그마-델타 ADC 역시 DT 방식과 마찬가지로 디지털 필터와 데시메이션 회로를 이용해 노이즈 셰이핑, 필터링 및 평균화 과정을 수행한다. 이들 단계의 기본적인 동작 원리는 앞서 DT 시그마-델타 ADC 섹션에서 설명한 노이즈 셰이핑 및 데시메이션 과정과 동일하다.
산업용 애플리케이션에서 CT 및 DT 시그마-델타 ADC의 성능 비교
실제 산업 환경에서의 활용성을 평가하기 위해 다양한 산업용 애플리케이션에서 CT 방식과 DT 방식의 특성을 비교했다.
▶ 직류(DC) 전압 측정
직류(DC) 및 교류(AC) 전압의 정밀 측정은 산업용 애플리케이션에서 기본적인 요구 사항이다. 그림 5의 애플리케이션 회로에서 AD4134는 외부 드라이버 회로를 사용하지 않고 전압 소스의 출력을 ADC 입력에 직접 연결한다. 앞서 설명한 것처럼, 이는 CT 시그마-델타 ADC가 저항성 입력 임피던스 특성을 갖기 때문에 가능한 방식이다.
이에 반해, DT 구조를 사용하는 AD7768-1은 앞단의 S&H 회로를 지원하기 위한 외부 드라이버 회로가 필요하다. 그림 6 ~ 7의 비교 결과를 보면 AD4134는 직류, 중간 주파수 교류, 고주파 교류 전압 측정을 포함한 모든 시험 조건에서 보다 더 우수한 SNR 및 ENOB 성능을 제공하는 것을 알 수 있다.
▶ 압력 센서 측정
압력 센서 측정 회로(그림 8)에서는 첫 번째 단에 계측 증폭기(in-amp)를 사용해야 한다. 이러한 요구사항은 AD4134에도 필수적으로 적용된다. 일반적으로 압력 센서는 높은 소스 임피던스를 가지므로, 신호 무결성을 유지하기 위해서는 고성능 프런트엔드 회로가 필요하기 때문이다. 그림 9에서 확인할 수 있듯이, 이 애플리케이션에서도 AD4134는 DT 방식 ADC보다 월등한 SNR 및 ENOB 성능을 나타냈다.
▶ 전류 감지 측정
마찬가지로 전류 감지 애플리케이션에서도 높은 소스 임피던스 특성을 갖는 경우가 많아 첫 번째 단에 계측 증폭기를 사용해야 한다(그림 10). 그림 11에서 확인할 수 있듯이, 이 애플리케이션에서도 AD4134는 계속해서 우수한 SNR과 ENOB 성능을 유지했다.
표 1은 CT 시그마-델타 ADC, DT 시그마-델타 ADC, 그리고 SAR ADC를 종합적으로 비교한 결과를 정리한 것이다. 비교 결과를 보면 CT ADC는 높은 동작 대역폭, 단순한 입력 신호 체인 설계, 뛰어난 전자기 간섭(EMI) 내성 등 여러 장점을 제공한다. 반면 입력 공통모드 전압 범위가 제한적인 점과 같은 설계상의 제약도 존재한다. 따라서 설계 엔지니어는 각 시스템의 요구 사항을 종합적으로 고려해 애플리케이션에 가장 적합한 ADC 아키텍처를 선택해야 한다.
결론
다음은 분석 및 시뮬레이션 결과를 통해 얻을 수 있는 주요 결론이다. 많은 산업용 정밀 측정 애플리케이션에서 CT 시그마-델타 ADC는 고유의 필터링 특성으로 인해 복잡한 고차 프런트엔드 안티앨리어싱 필터(AAF)의 필요성을 없애준다. 또한 CT 시그마-델타 ADC는 높은 동작 대역폭을 제공하므로, 기존 시그마-델타 아키텍처로는 처리하기 어려웠던 신호까지 측정할 수 있어 적용 범위를 크게 확대할 수 있다. CT 시그마-델타 ADC는 저항성 입력 임피던스 특성 때문에 드라이버 회로로서 고속·고정밀 연산증폭기를 사용할 필요가 없다. 이로 인해 PCB 면적을 크게 줄일 수 있을 뿐 아니라 전반적인 설계 비용도 대폭 절감할 수 있다. 하지만, 신호 소스의 임피던스가 높을 경우에는 소스와 ADC 사이에 계측 증폭기를 반드시 배치해야 한다. 그렇지 않으면 부하 효과가 발생해 신호 감쇠와 측정 오차를 유발할 수 있다. 또한 CT 시그마-델타 ADC는 여러 개의 ADC를 동기화하기가 비교적 간단하다. 이는 복잡한 산업용 시스템에서 동시에 신호를 샘플링해야 하는 애플리케이션에 중요한 장점으로 작용한다.
제임스 쳉(James Cheng) FAE 매니저 / 아나로그디바이스(Analog Devices, Inc.) |
